TPS65215-Q1 には、合計 2 台のリニア レギュレータ、LDO1 および LDO2、が搭載されています。

LDO1：400mA、0.6V ..3.4V

LDO1 は、SOC または周辺装置のアナログ回路への電力供給のための汎用 LDO です。LDO の入力電圧範囲は 1.5V ～ 5.5Vで、システム電源に直接、または他のコンバータの出力に接続できます。出力電圧は、0.6V ～ 3.4V の範囲で 50mV ステップでプログラム可能です。LDO は最大 400mA をサポートします。LDO はバイパス モードで動作するように構成でき、負荷スイッチとして動作します。バイパス モードに構成する場合、目標出力電圧を LDOx_VOUT レジスタで指定する必要があります。LDO はイネーブル時の出力電圧の変化にも対応しています。電源電圧が 3.3V を超える LDO モード、またはバイパス モードと LDO モード間の　3.3V 電源の切り替えによって、初期化後に 3.3V～1.8V まで変化させる、SD カードの IO 電源などの機能をサポートします。LDO がロード スイッチ モード (LSW_mode) をサポートする場合、1.5V ～ 5.5V までの出力電圧もサポートしています。目的の電圧を LDOx_VOUT レジスタで構成する必要はありません。

• SD カード電源の場合、LDO1 は VSEL_SD として構成された VSEL_SD/VSEL_DDR によって制御できます。ピンの極性は MFP_1_CONFIG レジスタの VSEL_SD_POLARITY ビットを使用して構成できます。

  または、MFP_1_CONFIG レジスタの VSEL_SD_I2C_CTRL との I2C 通信により、LDO1 出力電圧の変化を制御します。

• LDO は、リニア レギュレータとして、またはバイパス モード、あるいは負荷スイッチ (LSW モード) として動作可能です。このモードは、LDOx_VOUT レジスタの LDOx_LSW_CONFIG ビットと LSW_BYP_CONFIG ビットによって構成します。

出力キャパシタンス要件

• LDO　モードでは、最小 1.6uF の静電容量が必要で、最大合計負荷容量 (出力フィルタと負荷点組み合わせた場合) 20uF がサポートされています
• LSW　またはバイパス モードでは、最小 1.6uF の静電容量が必要で、最大合計容量 (出力フィルタと負荷点組み合わせた場合) 50uF がサポートされています

LDO2：300mA、1.2V…3.3V

LDO2 は、SoC または周辺装置のアナログ回路への電力供給のための汎用 LDO です。LDO の入力電圧範囲は 2.2V ～ 5.5V で、システム電源に直接接続するか、別のコンバータの出力に接続します。LDO には、VSYS と LDO 出力電圧の間に最小 150mV のヘッドルームが必要です。出力電圧は、1.2V ～ 3.3V の範囲で 50mV ステップでプログラム可能です。LDO は最大 300mA をサポートします。LDO はロード スイッチとして動作するよう構成できます。この場合、2.2V～5.5V の出力電圧がサポートされています。目的の電圧を LDOx_VOUT レジスタで構成する必要はありません。

LDO は出力容量が制限された高速ランプモードと低速ランプモードをサポートしているため、総負荷容量を大きくすることができます。

出力キャパシタンス要件

• 低速ランプの LDO モードまたは LSW　モードでは、最小 1.6μF の静電容量が必要で、最大合計容量 (出力フィルタと負荷点を組み合わせた場合) 30μF がサポートされています
• 高速ランプの LDO モードまたは LSW　モードでは、最小 1.6μF の静電容量が必要で、最大合計容量 (出力フィルタと負荷点を組み合わせた場合) 15μF がサポートされています

LDO1、LDO2

• アクティブ状態での LDO の オン/オフ状態は、ENABLE_CTRL レジスタ内の対応する LDOx_EN ビットによって制御されます。
• スタンバイ状態での LDO の オン/オフ状態は、STBY_1_CONFIG レジスタの対応する LDOx_STBY_EN ビットによって制御されます。
• 初期化状態では、ビット設定にかかわらず、LDO はオフになります。

• 各 LDO は、リニア レギュレータまたは負荷スイッチ (LSW モード) として構成できます。LDO1 と LDO2 は モードでも動作できます。このモードは、LDOx_VOUT レジスタの LDOx_LSW_CONFIG ビットと LSW_BYP_CONFIG ビットによって、レギュレータごとに構成します。
  注意: LDO (/BYPASS) モードと LSW モード間のモード変更は、レギュレータが無効なときにのみ実行する必要があります!

  (LDO とバイパス モード間の変更 (LDO1 でのみサポート) は動作中に対応しています)

• LDO には、アクティブ放電機能があります。LDOx が無効な時は常に、出力はグランドに放電されます。各レールの放電機能は、DISCHARGE_CONFIG レジスタで、ディセーブルのイネーブルとして構成できます。
• (初期化状態またはスタンバイ状態から) アクティブ状態へのシーケンスの前に、デバイスは、プリバイアスされた出力での起動を防ぐために、放電構成にかかわらず無効なレールを放電します。
• I2C コマンドでレールを有効化する場合、アクティブ放電は強制されませんが、出力電圧が SCG しきい値以下である場合のみレールが有効化されます。
• このレジスタは EEPROM に保存されず、デバイスがオフ状態になるとリセットされます。
• 初期化状態（リセット中または I2C オフ要求中）では、放電構成はリセットされません。注：放電機能を無効にする場合は、パワーダウン シーケンス中にタイムアウトフォルトが発生する可能性を考慮してください。

LDO　故障対応

• TPS65215-Q1 は、LDO 出力の低電圧を検出します。低電圧の検出に対する応答は、INT_MASK_LDOS レジスタの LDOx_UV_MASK ビットの設定と、INT_MASK_BUKS　レジスタの　MASK_EFFECT　によって異なります。マスクされていない場合、デバイスは INT_LDO_1_IS_SET ビットをそれぞれ、INT_SOURCE レジスタの INT_LDO_2_IS_SET ビット、INT_LDO_1 レジスタと INT_LDO_2 レジスタの INT_LDO_1_2 ビットに設定します。

  電圧遷移中 (DVFS_SD ピンまたはI2C コマンドを切り替えてパワーアップまたはトリガ)、デバイスはフォルトで低電圧検出をブランクにし、電圧遷移が完了した時点で低電圧検出を有効化します。

  デバイスが（初期化状態またはスタンバイ状態から）アクティブ状態への遷移中に低電圧を検出し、UVがマスクされていない場合、現在のスロットが終了した時点で電源オフ シーケンスが開始されます。

  デバイスがアクティブ状態またはスタンバイ状態で低電圧を検出し、UV　がマスクされていない場合、電源オフシーケンスは即座に開始されます。OC 検出はマスクできません。

  注意: LDO がバイパス モードまたは LSW モードに構成されている場合、UV 検出はサポートされません。
• TPS65215-Q1 には、LDO 出力の電流制限機能が搭載されています。PMICが t_{DEGLITCH_OC_short}の間、それぞれ　t_{DEGLITCH_OC_long}　の間の過電流を検出した場合 (レールごとに OC_DEGL_CONFIG レジスタの EN_LONG_DEGL_FOR_OC_LDOx で個別に構成可能で立ち上がりエッジのみに適用)、デバイスは INT_LDO_1_IS_SET をそれぞれ INT_SOURCE レジスタの INT_LDO_2_IS_SET ビット、および INT_LDO_1 と INT_LDO_2 レジスタの LDOx_OC ビットに設定します。影響を受けたレールは即座に無効化されます。

  電圧遷移中 (VSEL_SD ピンまたは I2C コマンドを切り替えてパワーアップまたはトリガ)、過電流検出は無効化され、電圧遷移が完了した時点で有効になります。

  過電流が (初期化状態またはスタンバイ状態から) アクティブ状態への遷移中に発生した場合、デバイスは影響を受けたレールを即座に無効化し、現在のスロットが終了した時点でパワーダウン シーケンシングを開始します。

  過電流がアクティブ状態またはスタンバイ状態で発生した場合、デバイスは影響を受けたレールを即座に無効化し、パワーダウン シーケンシングを開始します。

  OC 検出はマスクできませんが、デグリッチ時間は構成できます。TI は t_{DEGLITCH_OC_short}を使用することを強くお勧めします。過電流が長時間継続すると、経年劣化の加速やオーバーシュートの発生の原因になります。
  

• TPS65215-Q1 は、LDO 出力の接地への短絡（SCG）故障を検出します。SCG イベントを検出した場合の反応として、INT_SOURCE レジスタ内の INT_LDO_1_IS_SET または INT_LDO_2_IS_SET ビット、INT_LDO_1 または INT_LDO_2 レジスタ内の LDOx_SCG ビットがそれぞれ設定されます。影響を受けたレールは即座に無効化されます。デバイスはすべての出力をシーケンスダウンし、初期化状態に遷移します。

  SCG 検出はマスクできません。

  レールが有効化されると、デバイスは最初に SCG 検出を無効化して、レールが SCG スレッショルドを超えるのを許可します。
  

• TPS65215-Q1 は、LDO 出力の残留電圧（RV）故障を検出します。RV イベントを検出した場合の反応として、INT_SOURCE レジスタ内の INT_RV_IS_SET ビット、および INT_RV レジスタ内の LDOx_RV ビットが設定されます。RV 検出はマスクできませんが、nINT 反応は INT_MASK_WARM レジスタの MASK_INT_FOR_RV により、すべてのレールに対してグローバルに構成できます。デバイスはマスクの有無にかかわらず LDOx_RV　フラグを設定し、nINT がアサートされている場合にのみ INT_RV_IS_SET ビットを設定します。故障反応時間と潜在的な状態遷移は、故障が検出された状況によって異なります。
  • デバイスが初期化状態でオンまたはオフ要求中に残留電圧を検出した場合、PMIC は電源投入をゲートし、デバイスは初期化状態に留まります。4Ms から 5ms 以上の間 RV 条件が存在する場合、デバイスは LDOx_RV ビットを設定しますが、RV 条件が存在する限り初期化状態のままです。オン要求がまだ有効であれば、RV 条件がそれ以上存在しない場合、デバイスはアクティブ状態に遷移します。
  • デバイスが電源投入中、アクティブからスタンバイ、またはスタンバイからアクティブへの移行中に残留電圧を検出した場合、シーケンスは中止され、デバイスはパワーダウンします。
  • デバイスがスタンバイ状態中に無効化されたレールで 80ms 以上残留電圧を検出した場合、スタンバイ状態から出る要求時にデバイスは初期化状態に遷移します。デバイスは RV 条件が 4ms から 5ms、かつ 80ms 未満の間続いた場合に LDOx_RV ビットを設定します。
  • デバイスが電源投入中、アクティブからスタンバイ、またはスタンバイからアクティブへの移行中に残留電圧を検出した場合、シーケンスは中止され、デバイスはパワーダウンします。
  • I2C によるレールの EN コマンド中にデバイスが残留電圧を検出した場合、LDOx_RV フラグは直ちに設定されますが、状態遷移は発生しません。
• LDO には、ローカル過熱センサが搭載されています。温度警告に対する応答は、INT_MASK_BUCKS レジスタの各 SENSOR_x_WARM_MASK ビットの設定と、MASK_EFFECT ビットの設定によって異なります。センサの温度が T_{WARM_Rising} を超えていて、マスクされていない場合、デバイスは INT_SOURCE レジスタの INT_SYSTEM_IS_SET ビットと、INT_SYSTEM レジスタのSENSOR_x_WARM ビットを設定します。センサが T_{HOT_Rising}を超える温度を検出した場合、コンバータの消費電力と接合部温度は安全動作値を超えます。デバイスは、すべてのアクティブ出力を直ちにパワーダウンし、INT_SOURCE レジスタの INT_SYSTEM_IS_SET ビットと INT_SYSTEM レジスタの SENSOR_x_HOT ビットを設定します。TPS65215-Q1 は、温度が T_{WARM_FAlling} スレッショルド値（T_WARM がマスクされている場合は T_{HOT_FAlling} スレッショルド値）を下回ると自動的に回復します。_HOT ビットは設定されたままとなり、「1」を書き込むことでクリアする必要があります。HOT 検出はマスクできません。