JAJSX19E October   1987  – July 2025 TLC27L4 , TLC27L4A , TLC27L4B , TLC27L9

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  損失定格
    3. 5.3  推奨動作条件
    4. 5.4  電気的特性、VDD = 5V、接尾辞 C
    5. 5.5  動作特性、VDD = 5V、接尾辞 C
    6. 5.6  電気的特性、VDD = 10V、接尾辞 C
    7. 5.7  動作特性、VDD = 10V、接尾辞 C
    8. 5.8  電気的特性、VDD = 5V、接尾辞 I
    9. 5.9  動作特性、VDD = 5V、接尾辞 I
    10. 5.10 電気的特性、VDD = 10V、接尾辞 I
    11. 5.11 動作特性、VDD = 10V、接尾辞 I
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 単一電源のテスト回路と分割電源のテスト回路との関係
    2. 6.2 入力バイアス電流
    3. 6.3 Low レベル出力電圧
    4. 6.4 入力オフセット電圧の温度係数
    5. 6.5 最大出力応答
    6. 6.6 テスト時間
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 単電源動作
      2. 7.1.2 入力特性
      3. 7.1.3 ノイズ性能
      4. 7.1.4 帰還
      5. 7.1.5 静電気放電保護
      6. 7.1.6 ラッチアップ
      7. 7.1.7 出力特性
      8. 7.1.8 代表的なアプリケーション
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.1.6 ラッチアップ

固有の寄生サイリスタにより、CMOS デバイスはラッチアップの影響を受けやすくなっています。これを考慮して、TLC27Lx の入出力は、ラッチアップの影響を受けずに −100mA のサージ電流に耐えるよう設計されています。ただし、ベストプラクティスを使用して、できるだけラッチアップの可能性を低減してください。内部保護ダイオードには順バイアスを印加しないでください。印加される入力電圧と出力電圧のための電源電圧が 300mV を超えないようにしてください。パルス発生器に容量性結合を使用するときは注意してください。デバイスにできるだけ近い電源レール間にデカップリングコンデンサ (標準値 0.1µF) を配置して、電源過渡をシャントします。

ラッチアップが発生した場合に確立される電流経路は、通常は正の電源レールとグランドの間にあり、電源ラインのサージ、電源電圧を超える出力電圧または入力の電圧、またはその両方によってトリガされます。ラッチアップが発生すると電流の流れは電源のインピーダンスと寄生サイリスタの順方向抵抗のみによって制限され、通常はデバイスが破壊されます。温度と電源電圧が上昇すると、ラッチアップが発生する可能性が高くなります。