JAJSXB7A June   2025  – October 2025 BQ25822

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイスのパワーオン リセット
      2. 6.3.2  バッテリによるデバイスの起動 (入力電源を使わない)
      3. 6.3.3  入力電源からのデバイスの起動
        1. 6.3.3.1 VAC 動作ウィンドウのプログラミング (ACUV、ACOV)
        2. 6.3.3.2 MODE ピン構成
        3. 6.3.3.3 REGN レギュレータ (REGN LDO)
        4. 6.3.3.4 スイッチング周波数と同期 (FSW_SYNC)
        5. 6.3.3.5 デバイスの高インピーダンス モード
      4. 6.3.4  バッテリ充電管理
        1. 6.3.4.1 自律的充電サイクル
          1. 6.3.4.1.1 充電電流のプログラミング (ICHG ピン、ICHG_REG)
        2. 6.3.4.2 リチウムイオン バッテリ充電プロファイル
        3. 6.3.4.3 LiFePO4 バッテリの充電プロファイル
        4. 6.3.4.4 リチウム イオンと LiFePO4 向けの充電終端
        5. 6.3.4.5 充電安全タイマ
        6. 6.3.4.6 サーミスタの検証
          1. 6.3.4.6.1 充電モードでの JEITA ガイドラインの準拠
          2. 6.3.4.6.2 逆方向モードでの低 / 高温ウィンドウ
      5. 6.3.5  パワー 管理
        1. 6.3.5.1 動的なパワー マネージメント：入力電圧および入力電流レギュレーション
          1. 6.3.5.1.1 入力電流レギュレーション
            1. 6.3.5.1.1.1 ILIM_HIZ ピン
          2. 6.3.5.1.2 入力電圧レギュレーション
      6. 6.3.6  スイッチング周波数のディザリング機能
      7. 6.3.7  逆方向モードの電力方向
        1. 6.3.7.1 自動逆方向モード
      8. 6.3.8  監視用の内蔵 16 ビット ADC
      9. 6.3.9  ステータス出力 (PG、STAT1、STAT2、INT)
        1. 6.3.9.1 パワー グッド インジケータ (PG)
        2. 6.3.9.2 充電ステータス インジケータ (STAT1、STAT2 ピン)
        3. 6.3.9.3 ホストへの割り込み (INT)
      10. 6.3.10 保護
        1. 6.3.10.1 電圧と電流の監視
          1. 6.3.10.1.1 VAC 過電圧保護 (VAC_OVP)
          2. 6.3.10.1.2 VAC 低電圧保護 (VAC_UVP)
          3. 6.3.10.1.3 バッテリ過電圧保護 (BAT_OVP)
          4. 6.3.10.1.4 バッテリ過電流保護 (BAT_OCP)
          5. 6.3.10.1.5 逆方向モード過電圧保護 (REV_OVP)
          6. 6.3.10.1.6 逆方向モード低電圧保護 (REV_UVP)
          7. 6.3.10.1.7 DRV_SUP 低電圧および過電圧保護 (DRV_OKZ)
          8. 6.3.10.1.8 REGN 低電圧保護 (REGN_OKZ)
        2. 6.3.10.2 サーマル シャットダウン (TSHUT)
      11. 6.3.11 シリアル インターフェイス
        1. 6.3.11.1 データの有効性
        2. 6.3.11.2 開始条件と停止条件
        3. 6.3.11.3 バイト フォーマット
        4. 6.3.11.4 アクノリッジ (ACK) とアクノリッジなし (NACK)
        5. 6.3.11.5 ターゲット アドレスおよびデータ方向ビット
        6. 6.3.11.6 シングル書き込みおよび読み出し
        7. 6.3.11.7 マルチ書き込みおよびマルチ読み取り
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト モードとデフォルト モード
      2. 6.4.2 レジスタ ビットのリセット
    5. 6.5 BQ25822 のレジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 代表的なアプリケーション (大電力スーパーキャパシタ バックアップ)
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 ACUV/ACOV 入力電圧動作ウィンドウ プログラミング
          2. 7.2.1.2.2 充電電圧の選択
          3. 7.2.1.2.3 スイッチング周波数の選択
          4. 7.2.1.2.4 インダクタの選択
          5. 7.2.1.2.5 入力 (VAC) コンデンサ
          6. 7.2.1.2.6 出力 (VBAT) コンデンサ
          7. 7.2.1.2.7 センス抵抗 (RAC_SNS と RBAT_SNS) および電流プログラミング
          8. 7.2.1.2.8 パワー MOSFET の選択
          9. 7.2.1.2.9 コンバータの高速過渡応答
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.3.3.3 REGN レギュレータ (REGN LDO)

REGN LDO レギュレータは、IC 本体および TS 外付け抵抗に対して安定化されたバイアス電源を供給します。また、DRV_SUP ピンを REGN に接続することで、REGN 電圧を使用して降圧スイッチング FET を直接駆動できます。PG、STAT1、STAT2 のプルアップ レールも、REGN に接続できます。REGN LDO は、以下の条件が有効なとき有効になります：

  1. 順方向モードでは VVAC_OK を上回る VAC 電圧がイネーブルされます。
  2. 逆方向モードで逆方向モードで 3.8V を超える BAT 電圧が有効 (EN_REV = 1)

入力電圧が高い場合やゲート駆動が大きい場合、REGN LDO によるゲート駆動による電力損失が過剰になる可能性があります。ゲート ドライバ用の電力は、DRV_SUP ピンに 4.5V～12V の高効率電源を直接入力することで外部から供給できます。この電源は、スイッチング FET のゲート電荷を駆動するために必要な最低 50mA 以上の電流を供給できる必要があります。

REGN LDO を経由してゲートを駆動するための消費電力は次のとおりです： P R E G N = ( V A C - V R E G N ) × Q G T O T 1,2 , 3,4 × f S W ここで、QG (TOT) 1、2、3、4 はすべてのスイッチング FET の合計ゲート電荷、fSW はプログラムされたスイッチング周波数です。以下に示す安全動作領域 (SOA) は、1W の電力損失制限に基づいています。

BQ25822 REGN LDO 安全動作領域 (SOA)図 6-2 REGN LDO 安全動作領域 (SOA)