JAJSXI4C May   2024  – November 2025 TCAN2450-Q1 , TCAN2451-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  IEC ESD 定格
    4. 6.4  推奨動作条件
    5. 6.5  熱に関する情報
    6. 6.6  電源の特性
    7. 6.7  電気的特性
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  CAN FD トランシーバ
        1. 8.3.1.1 ドライバおよびレシーバ機能
      2. 8.3.2  VCC1 レギュレータ
        1. 8.3.2.1 降圧レギュレータの機能説明
          1. 8.3.2.1.1 固定周波数のピーク電流モード制御
          2. 8.3.2.1.2 最小オン時間、最小オフ時間、および周波数フォールドバック
          3. 8.3.2.1.3 過電流および短絡保護
          4. 8.3.2.1.4 ソフト スタート
        2. 8.3.2.2 降圧レギュレータの機能モード
          1. 8.3.2.2.1 降圧シャットダウン モード
          2. 8.3.2.2.2 降圧アクティブ モード
      3. 8.3.3  VCC2 レギュレータ
        1. 8.3.3.1 VCC2 バッテリ短絡保護
      4. 8.3.4  リセット機能 (nRST ピン)
      5. 8.3.5  LIMP の機能
      6. 8.3.6  ハイサイド スイッチ
      7. 8.3.7  WAKE および ID 入力
        1. 8.3.7.1 ID 機能
      8. 8.3.8  割り込み機能 (nINT ピン)
      9. 8.3.9  SPI 通信
        1. 8.3.9.1 巡回冗長検査
        2. 8.3.9.2 ノット チップ セレクト (nCS)：
        3. 8.3.9.3 SPI クロック入力 (SCK)：
        4. 8.3.9.4 SPI データ入力 (SDI)：
        5. 8.3.9.5 SPI データ出力 (SDO)：
      10. 8.3.10 SW ピン
      11. 8.3.11 GFO ピン
      12. 8.3.12 ウェーク機能
        1. 8.3.12.1 スリープモードで RXD 要求 (BWRR) を使用した CAN バスウェーク
        2. 8.3.12.2 WAKEx 入力端子によるローカルウェークアップ (LWU)
          1. 8.3.12.2.1 スタティックウェーク
          2. 8.3.12.2.2 周期的検出ウェーク
        3. 8.3.12.3 サイクリックウェーク
        4. 8.3.12.4 選択的ウェイクアップ
          1. 8.3.12.4.1 選択的ウェーク モード (TCAN2451-Q1)
          2. 8.3.12.4.2 フレーム検出
          3. 8.3.12.4.3 ウェークアップフレーム (WUF) 検証
          4. 8.3.12.4.4 WUF ID 検証
          5. 8.3.12.4.5 WUF DLC 検証
          6. 8.3.12.4.6 WUF データ検証
          7. 8.3.12.4.7 フレームエラーカウンタ
          8. 8.3.12.4.8 CAN FD フレーム耐性
          9. 8.3.12.4.9 8Mbps フィルタリング
      13. 8.3.13 保護機能
        1. 8.3.13.1 フェイルセーフ機能
          1. 8.3.13.1.1 スリープ ウェーク エラーを使用するスリープ モード
        2. 8.3.13.2 デバイス リセット
        3. 8.3.13.3 端子のフローティング
        4. 8.3.13.4 TXD ドミナント タイムアウト (DTO)
        5. 8.3.13.5 CAN バスの短絡電流制限
        6. 8.3.13.6 サーマル シャットダウン
        7. 8.3.13.7 低電圧と過電圧のロックアウトおよび電源オフのデバイス
          1. 8.3.13.7.1 低電圧
            1. 8.3.13.7.1.1 VSUP および VHSS 低電圧
            2. 8.3.13.7.1.2 VCC1 低電圧
            3. 8.3.13.7.1.3 VCC2 低電圧
            4. 8.3.13.7.1.4 VCAN 低電圧
          2. 8.3.13.7.2 VCC1 と VCC2 の過電圧
          3. 8.3.13.7.3 VCC1、VCC2 の短絡
        8. 8.3.13.8 ウォッチドッグ
          1. 8.3.13.8.1 ウォッチドッグエラーカウンタとアクション
          2. 8.3.13.8.2 ウォッチドッグ SPI プログラミング
            1. 8.3.13.8.2.1 ウォッチドッグ構成のロック機構
              1. 8.3.13.8.2.1.1 SPI 2 バイトモードでのウォッチドッグ構成
          3. 8.3.13.8.3 ウォッチドッグ タイミング
          4. 8.3.13.8.4 Q&A ウォッチドッグ
            1. 8.3.13.8.4.1 WD Q&A 基本情報
            2. 8.3.13.8.4.2 Q&A レジスタおよび設定
            3. 8.3.13.8.4.3 WD Q&A 値の生成
              1. 8.3.13.8.4.3.1 回答の比較
              2. 8.3.13.8.4.3.2 2 ビット ウォッチドッグ回答カウンタのシーケンス
              3. 8.3.13.8.4.3.3 Q&A WD の例
                1. 8.3.13.8.4.3.3.1 目的の挙動の設定例
                2. 8.3.13.8.4.3.3.2 Q&A シーケンスの実行例
        9. 8.3.13.9 バス フォルト検出および通信
      14. 8.3.14 顧客 EEPROM のプログラミング
    4. 8.4 デバイスの機能モード
      1. 8.4.1 初期モード
      2. 8.4.2 通常モード
      3. 8.4.3 スタンバイ モード
      4. 8.4.4 リスタート モード
      5. 8.4.5 フェイルセーフ モード
        1. 8.4.5.1 SBC フォルト
        2. 8.4.5.2 CAN トランシーバ故障
      6. 8.4.6 スリープ モード
  10. 9 デバイス レジスタ表
    1. 9.1 デバイスのレジスタ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
      1. 10.1.1 CAN BUS の負荷、長さ、ノード数
      2. 10.1.2 CAN の終端
        1. 10.1.2.1 CAN バスのバイアス印加
      3. 10.1.3 デバイス ブラウンアウト情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 設計手順の詳細
        1. 10.2.2.1 CAN の詳細な設計手順
      3. 10.2.3 アプリケーション曲線
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
      1. 10.4.1 レイアウトのガイドライン
      2. 10.4.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 CAN トランシーバの物理層の規格：
      2. 11.1.2 EMC 要件：
      3. 11.1.3 適合テストの要件：
      4. 11.1.4 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

9.1 デバイスのレジスタ

表 9-1 に、デバイスのレジスタ用のメモリ マップト レジスタを示します。表 9-1 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 9-1 デバイスのレジスタ
アドレス 略称 レジスタ名 セクション
0h DEVICE_ID_245x デバイス部品番号 セクション 9.1.1
8h REV_ID メジャーおよびマイナーリビジョン セクション 9.1.2
9h SPI_CONFIG SPI モード構成 セクション 9.1.3
Ah CRC_CNTL SPI CRC 制御 セクション 9.1.4
Bh CRC_POLY_SET SPI CRC 多項式をセット セクション 9.1.5
Ch SBC_CONFIG SBC、HSS、VCC2 の選択 セクション 9.1.6
Dh VREG_CONFIG1 VCC1 レギュレータを構成 セクション 9.1.7
Eh SBC_CONFIG1 SBC の構成 セクション 9.1.8
Fh Scratch_Pad_SPI テストレジスタ SPI の読み取りおよび書き込み セクション 9.1.9
10h CAN_CNTRL_1 CAN トランシーバ 1 制御 セクション 9.1.10
11h WAKE_PIN_CONFIG1 WAKE ピン構成 1 セクション 9.1.11
12h WAKE_PIN_CONFIG2 WAKE ピン構成 2 セクション 9.1.12
13h WD_CONFIG_1 ウォッチドッグ構成 1 セクション 9.1.13
14h WD_CONFIG_2 ウォッチドッグ構成 2 セクション 9.1.14
15h WD_INPUT_TRIG ウォッチドッグ入力トリガ セクション 9.1.15
16h WD_RST_PULSE ウォッチドッグ出力パルス幅 セクション 9.1.16
17h FSM_CONFIG フェイルセーフモード構成 セクション 9.1.17
18h FSM_CNTR フェイルセーフモードカウンタ セクション 9.1.18
19h DEVICE_CONFIG0 デバイス リセット構成 セクション 9.1.19
1Ah DEVICE_CONFIG1 デバイス構成 1 セクション 9.1.20
1Bh DEVICE_CONFIG2 デバイス構成 2 セクション 9.1.21
1Ch SWE_TIMER スリープウェークエラータイマ構成 セクション 9.1.22
1Eh HSS_CNTL ハイサイドスイッチ 1 および 2 制御 セクション 9.1.23
1Fh PWM1_CNTL1 パルス幅変調周波数の構成 セクション 9.1.24
20h PWM1_CNTL2 パルス幅変調デューティサイクルの 2 つの MSB 選択 セクション 9.1.25
21h PWM1_CNTL3 パルス幅変調デューティサイクルの 8 つの LSB 選択 セクション 9.1.26
22h PWM2_CNTL1 パルス幅変調 2 周波数の選択 セクション 9.1.27
23h PWM2_CNTL2 パルス幅変調デューティサイクルの 2 つの MSB 選択 セクション 9.1.28
24h PWM2_CNTL3 パルス幅変調デューティサイクルの 8 つの LSB 選択 セクション 9.1.29
25h TIMER1_CONFIG ハイサイドスイッチタイマ 1 構成 セクション 9.1.30
26h TIMER2_CONFIG ハイサイドスイッチタイマ 2 構成 セクション 9.1.31
28h RSRT_CNTR カウンタ構成を再開 セクション 9.1.32
29h nRST_GFO_CNTL nRST および GFO ピン制御 セクション 9.1.33
2Ah WAKE_PIN_CONFIG3 WAKE ピンの複数のウェーク入力の設定とレポート機能 セクション 9.1.34
2Bh WAKE_PIN_CONFIG4 セクション 9.1.35
2Dh WD_QA_CONFIG Q&A ウォッチドッグの構成 セクション 9.1.36
2Eh WD_QA_ANSWR QA ウォッチドッグへの回答を書き込むためのレジスタ セクション 9.1.37
2Fh WD_QA_QUESTION QA ウォッチドッグの質問値とエラー カウント設定 セクション 9.1.38
30h SW_ID1 選択的ウェーク ID1 レジスタ セクション 9.1.39
31h SW_ID2 選択的ウェーク ID2 レジスタ セクション 9.1.40
32h SW_ID3 選択的ウェーク ID3 レジスタ セクション 9.1.41
33h SW_ID4 選択的ウェイク ID4 レジスタ セクション 9.1.42
34h SW_ID_MASK1 選択的ウェーク ID MASK1 レジスタ セクション 9.1.43
35h SW_ID_MASK2 選択的ウェーク ID MASK2 レジスタ セクション 9.1.44
36h SW_ID_MASK3 選択的ウェーク ID MASK3 レジスタ セクション 9.1.45
37h SW_ID_MASK4 選択的ウェーク ID MASK4 レジスタ セクション 9.1.46
38h SW_ID_MASK_DLC 選択的ウェーク ID MASK DLC レジスタ セクション 9.1.47
39h DATA0 選択式ウェーク DATA0 セクション 9.1.48
3Ah DATA1 選択式ウェーク DATA1 セクション 9.1.49
3Bh DATA2 選択式ウェーク DATA2 セクション 9.1.50
3Ch DATA3 選択式ウェーク DATA3 セクション 9.1.51
3Dh DATA4 選択式ウェーク DATA4 セクション 9.1.52
3Eh DATA5 選択式ウェーク DATA5 セクション 9.1.53
3Fh DATA6 選択式ウェーク DATA6 セクション 9.1.54
40h DATA7 選択式ウェーク DATA7 セクション 9.1.55
44h SW_CONFIG_1 選択式ウェーク構成レジスタ 1 セクション 9.1.56
45h SW_CONFIG_2 選択式ウェーク構成レジスタ 2 セクション 9.1.57
46h SW_CONFIG_3 選択式ウェーク構成レジスタ 3 セクション 9.1.58
47h SW_CONFIG_4 選択式ウェーク構成レジスタ 4 セクション 9.1.59
4Dh HSS_CNTL2 HSS3 および 4 制御レジスタ セクション 9.1.60
4Eh EEPROM 顧客 EEPROM プログラミング レジスタ セクション 9.1.61
4Fh HSS_CNTL3 VHSS OV/ UV、スリープ モードでの周期的ウェークの制御 セクション 9.1.62
50h INT_GLOBAL グローバル割り込みレジスタ セクション 9.1.63
51h INT_1 CAN、LWU、SW ピンのウェーク割り込みを含む セクション 9.1.64
52h INT_2 UVCC1、OVCC1、UVSUP 割り込みを含む セクション 9.1.65
53h INT_3 INT3 レジスタ セクション 9.1.66
54h INT_CANBUS_1 CAN バス故障の割り込み セクション 9.1.67
55h INT_7 HSS OC および OL 割り込み セクション 9.1.68
56h INT_EN_1 INT1 のイネーブル セクション 9.1.69
57h INT_EN_2 INT2 のイネーブル セクション 9.1.70
58h INT_EN_3 INT3 のイネーブル セクション 9.1.71
59h INT_EN_CANBUS_1 INT_CANBUS のイネーブル セクション 9.1.72
5Ah INT_4 INT4 レジスタ セクション 9.1.73
5Ch INT_6 INT6 レジスタ セクション 9.1.74
5Eh INT_EN_4 INT4 のイネーブル セクション 9.1.75
60h INT_EN_6 INT6 のイネーブル セクション 9.1.76
62h INT_EN_7 INT7 のイネーブル セクション 9.1.77
65h BUCK_CONFIG1 降圧レギュレータ構成レジスタ セクション 9.1.78
78h ID_PIN_STATUS ID ピン ステータス レジスタ セクション 9.1.79
79h WAKE_ID_CONFIG1 ID1 および ID2 の構成 セクション 9.1.80
7Ah WAKE_ID_CONFIG2 ID3 および ID4 の構成 セクション 9.1.81
7Bh WAKE_PIN_CONFIG5 WKAE4 ピン構成 セクション 9.1.82

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 9-2 に、このセクションでアクセス タイプに使用しているコードを示します。

表 9-2 デバイスのアクセス タイプ コード
アクセス タイプ コード 説明
読み取りタイプ
R R 読み出し
RH R
H		 ハードウェアによってセットまたはクリアされる
の読み取り
書き込みタイプ
W W 書き込み
W0C W
0C		 書き込み
0 でクリア
W1C W
1C		 書き込み
1 でクリア
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

9.1.1 DEVICE_ID_245x レジスタ (アドレス = 0h) [リセット = 00h]

DEVICE_ID_245x を表 9-3 に示します。

概略表に戻ります。

デバイス型番。オフセット = 0h + y (ただし、y = 0h ～ 7h)

表 9-3 DEVICE_ID_245x レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DEVICE_ID R 00000000b DEVICE_ID[1:8] レジスタは、デバイスの型番を決定します。
各 DEVICE_ID レジスタのリセット値と値は、対応するレジスタアドレスに対して一覧化
アドレス 00h = 43h = C
アドレス 01h = 32h = 2
アドレス 02h = 34h = 4
アドレス 03h = 35h = 5
アドレス 04h = 30h = TCAN2450-Q1 の場合 0
アドレス 04h = 31h = TCAN2451-Q1 の場合 1
アドレス 05h - 07h = RSVD

9.1.2 REV_ID レジスタ (アドレス = 8h) [リセット = 2Xh]

表 9-4 に、REV_ID を示します。

概略表に戻ります。

表 9-4 REV_ID レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 Major_Revision RH 0010b メジャー ダイ リビジョン。リセット値は、メジャーなダイ リビジョン (完全層リビジョン) を示します
  • 0001b = 1
  • 0010b = 2
3-0 Minor_Revision RH xxxxb マイナー ダイ リビジョン。リセット値は、マイナー ダイ リビジョン (メタル層のリビジョン) を示します
  • 0000b = 0
  • 0001b = 1

9.1.3 SPI_CONFIG レジスタ (アドレス = 9h) [リセット = 00h]

SPI_CONFIG を表 9-5 に示します。

概略表に戻ります。

表 9-5 SPI_CONFIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 予約済み R 0b 予約済み
3 BYTE_CNT R/W 0b 読み取りまたは書き込み動作のデータ バイト数を選択します。2 バイト構成では、SPI CRC は使用できないことに注意します
  • 0b = 1 バイト
  • 1b = 2 バイト
2 SDI_POL R/W 0b SDI 入力ピンのアイドル時の極性を、内部プルアップまたはプルダウン抵抗の設定によって選択します
  • 0b = プルダウン
  • 1b = プルアップ
1-0 SPI_MODE R/W 00b SPI モードを構成します
  • 00b = モード 0 (CPOL は 0、CPHA は 0)
  • 01b = モード 1 (CPOL は 0、CPHA は 1)
  • 10b = モード 2 (CPOL は 1、CPHA は 0)
  • 11b = モード 3 (CPOL は 1、CPHA は 1)

9.1.4 CRC_CNTL レジスタ (アドレス = Ah) [リセット = 00h]

表 9-6 に、CRC_CNTL を示します。

概略表に戻ります。

表 9-6 CRC_CNTL レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-1 予約済み R 0b 予約済み
0 CRC_EN R/W 0b SPI CRC を有効化します
  • 0b = 無効化
  • 1b = イネーブル

9.1.5 CRC_POLY_SET レジスタ (アドレス = Bh) [リセット = 00h]

表 9-7 に、CRC_POLY_SET を示します。

概略表に戻ります。

表 9-7 CRC_POLY_SET レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-1 予約済み R 0b 予約済み
0 POLY_8_SET R/W 0b CRC の 8 ビット多項式を設定します。
  • 0b = X^8 + X^5 + X^3 + X^2 + X + 1 (0x2F)
  • 1b = X^8 + X^4 + X^3 + X^2 + 1 (0x1D SAE J1850)

9.1.6 SBC_CONFIG レジスタ (アドレス = Ch) [リセット = 86h]

表 9-8 に、SBC_CONFIG を示します。

概略表に戻ります。

表 9-8 SBC_CONFIG レジスタ フィールドの説明
ビット フィールド タイプ リセット 説明
7 VCC1_OV_SEL R/W 1b OVCC1 スレッショルド選択ビット
  • 0b = 下限スレッショルド
  • 1b = 上側スレッショルド
6 OVCC1_ACTION R/W 0b OVCC1 による SBC 動作の設定
  • 0b =フェイルセーフ モードに移行
  • 1b = OVCC1 割り込みのみを設定し、フェイルセーフ モードには移行しません
5 PWM_SEL R/W 0b プログラミングのために選択する PWM を決定します
  • 0b = PWM1 および PWM2
  • 1b = PWM3 および PWM4
4 VCC1_SNK_DIS R/W 0b VCC1 シンク電流をイネーブル / ディスエーブルします
  • 0b = VCC1 のシンクをイネーブル (デフォルト)
  • 1b = VCC1 のシンクをディスエーブル
3-2 SBC_MODE_SEL RH/W 01b SBC がどのモードにあるかを決定します。コントローラによって設定できます。これらのビットは、スリープからスタンバイ モードへの復帰時や、フェイルセーフからスタンバイ モードへの移行時など、ハードウェアによっても更新されます
  • 00b = スリープ
  • 01b = スタンバイ
  • 10b=通常
  • 11b = 予約済み
1-0 VCC2_CFG R/W 10b VCC2 電圧レギュレータ構成
  • 00b = すべての SBC モードで VCC2 オフ
  • 01b = フェイルセーフ以外のすべての SBC モードで VCC2 がオン
  • 10b = スリープとフェイルセーフ以外のすべてのSBCモードで VCC2 がオン
  • 11b = 予約済み

9.1.7 VREG_CONFIG1 レジスタ (アドレス = Dh) [リセット = A0h]

VREG_CONFIG1 を表 9-9 に示します。

概略表に戻ります。

表 9-9 VREG_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 VCC1_CFG R/W 10b VCC1 電圧レギュレータ構成
  • 00b = 予約済み
  • 01b = フェイルセーフ モードを除くすべての SBC モードでオン
  • 10b = スリープおよびフェイルセーフ モードを除くすべての SBC モードでオン
  • 11b = 予約済み
5 FPWM_OVSUP_DIS R/W 1b VSUP が高い時に VCC1 出力のリンギングを減らすため、OVSUP で FPWM を無効にします。選択すると、降圧レギュレータは自動的に PFM モードに切り替わります
  • 0b = OVSUP で FPWM を無効化しません
  • 1b = OVSUP で FPWM を無効化します
4 予約済み R 0b 予約済み
3 VCC1_SINK R/W 0b VCC1 電流シンク強度の選択
  • 0b = 10µA
  • 1b = 1000µA
2-0 予約済み R 0b 予約済み

9.1.8 SBC_CONFIG1 レジスタ (アドレス = Eh) [リセット = 01h]

SBC_CONFIG1 を表 9-10 に示します。

概略表に戻ります。

表 9-10 SBC_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6 FSM_CYC_WK_EN R/W 0b フェイルセーフモードでの周期的ウェークを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
5 VCC1_SLP_ACT R/W 0b ウェーク イベントによってスリープ モード中に VCC1 がオンになった場合に実行する動作
  • 0b = ウェーク イベントは nINT/RXD ピンだけで通知し、デバイスはスリープモードのままになります
  • 1b = 再起動モードを経由してスタンバイ モードへ移行
4-3 UVCC1_SEL R/W 00b VCC1 低電圧スレッショルドの選択
  • 00b = スレッショルド 1
  • 01b = スレッショルド 2
  • 10b = スレッショルド 3
  • 11b = スレッショルド 4
2 SW_FSM_EN R/W 0b フェールセーフ モードのとき、SW ピンをデジタル ウェイクアップ ピンとして使えるようにします
  • 0b=ディセーブル
  • 1b = イネーブル
1 SW_SLP_EN R/W 0b スリープ モードのとき、SW ピンをデジタル ウェイクアップ ピンとして使えるようにします
  • 0b=ディセーブル
  • 1b = イネーブル
0 SW_POL_SEL R/W 1b SW ピンの極性選択
  • 0b = アクティブ Low
  • 1b = アクティブ High

9.1.9 Scratch_Pad_SPI レジスタ (アドレス = Fh) [リセット = 00h]

表 9-11 に、Scratch_Pad_SPI を示します。

概略表に戻ります。

表 9-11 Scratch_Pad_SPI レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 Scratch_Pad R/W 00000000b SPI 用の読み書きテスト パッド

9.1.10 CAN_CNTRL_1 レジスタ (アドレス = 10h) [リセット = 04h]

CAN_CNTRL_1 を表 9-12 に示します。

概略表に戻ります。

表 9-12 CAN_CNTRL_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SW_EN R/W 0b 選択的ウェークをイネーブル
  • 0b=ディセーブル
  • 1b = イネーブル
6 TXD_DTO_DIS R/W 0b CAN TXD ドミナント タイムアウトの無効化制御
  • 0b = イネーブル
  • 1b=ディセーブル
5 FD_EN R/W 0b バス故障診断をイネーブル
  • 0b=ディセーブル
  • 1b = イネーブル
4 予約済み R 0b 予約済み
3 CAN1_FSM_DIS R/W 0b デバイスが FSM に入るとき、CAN トランシーバの動作状態を設定します
  • 0b = ウェーク機能あり
  • 1b = オフ
2-0 CAN1_TRX_SEL R/W 100b CAN トランシーバ制御
  • 000b = オフ
  • 001b = 予約済み
  • 010b = SBC モード制御の WUP が無効
  • 011b = 予約済み
  • 100b = ウェーク機能あり
  • 101b = リッスン
  • 110b = SBC モード制御
  • 111b = オン

9.1.11 WAKE_PIN_CONFIG1 レジスタ (アドレス = 11h) [リセット = 00h]

WAKE_PIN_CONFIG1 を表 9-13 に示します。

概略表に戻ります。

表 9-13 WAKE_PIN_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 WAKE_CONFIG R/W 00b WAKE ピンの構成。注記：パルスにはさらにプログラミングが必要です
  • 00b = 双方向 - どちらかのエッジ
  • 01b = 立ち上がりエッジ
  • 10b = 立ち下がりエッジ
  • 11b = パルス
5 WAKE1_STAT RH 0b WAKE1 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
4 予約済み R 0b 予約済み
3-2 WAKE_PULSE_INVALID R/W 00b このパルス数以下のパルスは無効とみなされます
  • 00b = 5ms で、tWAKE_WIDTH_MIN を 10ms に設定
  • 01b = 10ms で、tWAKE_WIDTH_MIN を 20ms に設定
  • 10b = 20ms で、tWAKE_WIDTH_MIN を 40ms に設定
  • 11b = 40ms で、tWAKE_WIDTH_MIN を 80ms に設定
1-0 WAKE_PULSE_MAX R/W 00b 有効と見なされる WAKE ピンの最大入力パルス幅。
  • 00b = 750ms
  • 01b = 1000ms
  • 10b = 1500ms
  • 11b = 2000ms

9.1.12 WAKE_PIN_CONFIG2 レジスタ (アドレス = 12h) [リセット = 02h]

WAKE_PIN_CONFIG2 を表 9-14 に示します。

概略表に戻ります。

表 9-14 WAKE_PIN_CONFIG2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WAKE_PULSE_CONFIG R/W 0b すべてのウェーク ピンに対して、想定されるパルスの方向を設定します
  • 0b = Low-> High-> Low
  • 1b = High -> Low -> High
6 WAKE1_SENSE R/W 0b WAKE1 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
5 TWK_CYC_SET R/W 0b すべての WAKE ピンに対して、周期的センシングで WAKE ピンの状態を判定するための tWK_CYC 時間(µs)を設定します
  • 0b = 35us
  • 1b = 100us
4-3 nINT_SEL R/W 00b nINT 構成の選択
  • 00b = グローバル割り込み
  • 01b = ウォッチドッグ故障出力
  • 10b = バス故障の割り込み
  • 11b = ウェークアップ要求
2 RXD_WK_CONFIG R/W 0b ウェーク イベント時の RXD ピンの動作を設定します
  • 0b = Low にプル
  • 1b =トグル
1-0 WAKE1_LEVEL R/W 10b WAKE1 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V

9.1.13 WD_CONFIG_1 レジスタ (アドレス = 13h) [リセット = 82h]

WD_CONFIG_1 を表 9-15 に示します。

概略表に戻ります。

表 9-15 WD_CONFIG_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 WD_CONFIG R/W 10b ウォッチドッグ構成
  • 00b=ディセーブル
  • 01b = タイムアウト
  • 10b = ウィンドウ
  • 11b = Q&A
5-4 WD_PRE R/W 00b ウォッチドッグ プリスケーラ
  • 00b = 係数 1
  • 01b = 係数 2
  • 10b = 係数 3
  • 11b = 係数 4
3 WD_SLP_EN R/W 0b スリープ モードでウォッチドッグを有効にします
  • 0b = スリープ モードではウォッチドッグが無効
  • 1b = スリープ モードでウォッチドッグが有効
2 WD_STBY_TYPE R/W 0b 有効な場合、スタンバイ モードで使用するウォッチドッグの種類を選択します
  • 0b = タイムアウト
  • 1b = ノーマル モードのウォッチドッグの種類に合わせます
1-0 WD_LW_SEL R/W 10b スタンバイ モードでのロング ウィンドウ期間を選択します。
  • 00b = 150ms
  • 01b = 300ms
  • 10b = 600ms (デフォルト)
  • 11b = 1000ms

9.1.14 WD_CONFIG_2 レジスタ (アドレス = 14h) [リセット = 60h]

WD_CONFIG_2 を表 9-16 に示します。

概略表に戻ります。

表 9-16 WD_CONFIG_2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-5 WD_TIMER R/W 011b WD_PRE 設定に基づいてウィンドウ時間またはタイムアウト時間を設定します。詳細は WD_TIMER 表を参照してください
4-1 WD_ERR_CNT RH 0000b ウォッチドッグ エラー カウンタが最大 15 個のエラーを実行
0 WD_STBY_DIS R/W 0b スタンバイ モードでウォッチドッグを無効にします。
  • 0b = イネーブル
  • 1b=ディセーブル

9.1.15 WD_INPUT_TRIG レジスタ (アドレス = 15h) [リセット = 00h]

表 9-17 に、WD_INPUT_TRIG を示します。

概略表に戻ります。

表 9-17 WD_INPUT_TRIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 WD_INPUT R/W1C 00000000b 適切なタイミングで WD をトリガするには、FFh を書き込みます

9.1.16 WD_RST_PULSE レジスタ (アドレス = 16h) [リセット = 00h]

表 9-18 に、WD_RST_PULSE を示します。

概略表に戻ります。

表 9-18 WD_RST_PULSE レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 WD_ERR_CNT_SET R/W 0000b ウォッチドッグ イベントのエラー回数を設定し、カウンタがオーバーフローすると、ウォッチドッグの出力とアクションがトリガーされます
3-0 RSRT_CNTR R/W1C 0000b デバイスがリスタートモードに移行した回数を示し、これは RSRT_CNTR_SEL 値に達する前にクリアする必要があります

9.1.17 FSM_CONFIG レジスタ (アドレス = 17h) [リセット = 00h]

表 9-19 に、FSM_CONFIG を示します。

概略表に戻ります。

表 9-19 FSM_CONFIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 FSM_CNTR_ACT R/W 0000b フェイルセーフ カウンタがプログラムされた値を超えた場合のアクション
  • 0000b=ディセーブル
  • 0001b = 予約済み
  • 0010b = 予約済み
  • 0011b = ハードリセット (POR) を実行
  • 0100b = ウェーク イベントへの応答を停止し、電源再投入サイクルのリセットまでスリープ状態に入ります
3-1 FSM_SLP_STAT RH 000b フェイルセーフ モードまたはスリープ モードに移行する理由
  • 000b = ステータス クリア
  • 001b = サーマル シャットダウン イベント
  • 010b = 予約済み
  • 011b = VCC1 故障
  • 100b = 予約済み
  • 101b = SWE タイマ (スリープ モード)
  • 110b = 予約済み
  • 111b = 再起動カウンタ超過。これらの値は、FSM_CNTR_STAT に oh を書き込んでクリアされるまで保持されます
0 FSM_DIS R/W 0b フェイルセーフ モードをディスエーブル
  • 0b = イネーブル
  • 1b=ディセーブル

9.1.18 FSM_CNTR レジスタ (アドレス = 18h) [リセット = 00h]

表 9-20 に、FSM_CNTR を示します。

概略表に戻ります。

表 9-20 FSM_CNTR レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 FSM_CNTR_SET R/W 0000b FSM_CNTR_ACT に従ってアクションが実行されるまでに、FS モードへ入る回数を設定します。
  • 0000b = 1
  • 0001b = 1
  • 0010b = 2
  • 0011b = 3
  • 0100b = 4
  • 0101b = 5
  • 0110b = 6
  • 0111b = 7
  • 1000b = 8
  • 1001b = 9
  • 1010b = 10
  • 1011b = 11
  • 1100b = 12
  • 1101b = 13
  • 1110b = 14
  • 1111b = 15
3-0 FSM_CNTR_STAT RH/W0C 0000b FSM が 15 行まで入力された回数をリードバックします。0h を書き込むことでクリアできます。

9.1.19 DEVICE_CONFIG0 レジスタ (アドレス = 19h) [リセット = 20h]

DEVICE_CONFIG0 を表 9-21 に示します。

概略表に戻ります。

表 9-21 DEVICE_CONFIG0 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 NVM_REV R 0010b 内部 NVM リビジョン
3-2 予約済み R 0b 予約済み
1 SF_RST R/W1C 0b ソフトリセット：1 を書き込むとソフトリセットが実行されます。レギュレータをオンにしたまま、デバイスのレジスタはデフォルト値に戻ります。
0 HD_RST R/W1C 0b ハードリセット：1 を書き込むとパワーオン リセットが強制されます。これにより PWRON 割り込みフラグがセットされます

9.1.20 DEVICE_CONFIG1 レジスタ (アドレス = 1Ah) [リセット = 00h]

DEVICE_CONFIG1 を表 9-22 に示します。

概略表に戻ります。

表 9-22 DEVICE_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 LIMP_SLP_FLT_EN R/W 0b スリープ モードで、ウォッチドッグ故障に加えて TSD と VCC1 の故障でも LIMP をオンにします
  • 0b=ディセーブル
  • 1b = イネーブル
6-5 予約済み R 0b 予約済み
4 LIMP_DIS R/W 0b LIMP 機能を設定します
  • 0b = イネーブル
  • 1b=ディセーブル
3-2 LIMP_SEL_RESET R/W 00b LIMP をリセット / オフにする方法を選択します
  • 00b = 3 回目の正常な入力がトリガーされると、エラー カウンタが受信します
  • 01b = 最初の正しい入力トリガ
  • 10b = 予約済み
  • 11b = 予約済み
1 LIMP_RESET R/W1C 0b LIMP リセット。このビットに 1b を書き込むと LIMP ピンがリセットされ、このビットは自動的にクリアされます。注記：LIMP ピンがアクティブになった原因の故障がクリアされていない場合、LIMP ピンは再びアクティブになります。
0 FSM_CYC_SEN_EN R/W 0b フェイルセーフ モードで周期的センシングによるウェイクアップを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル

9.1.21 DEVICE_CONFIG2 レジスタ (アドレス = 1Bh) [リセット = 00h]

DEVICE_CONFIG2 を表 9-23 に示します。

概略表に戻ります。

表 9-23 DEVICE_CONFIG2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 LIMP_LSS_SEL R/W 00b LIMP ピンの機能を選択します。注記：8'h1A[4] が 0b の場合 (LIMP 機能が有効な場合)、このレジスタ フィールドは 00b として読み出されます
  • 00b = LIMP
  • 01b = ローサイド スイッチ
  • 10b = 予約済み
  • 11b = 予約済み
5-3 LIMP_LSS_CNTL R/W 000b LIMP ピンの LSS の出力を選択します
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
2 VSUP_UVLO_SEL R/W 0b 降圧レギュレータがオフになる VSUP の UVLO レベルを選択します
  • 0b = 低い UVLO レベル (標準値 3.2V)
  • 1b = 高い UVLO レベル (標準値 5V)
1 WAKE_WIDTH_MAX_DIS R/W 0b WAKE ピンをパルス設定にしている場合、最大制限である tWK_PULSE_WIDTH_MAX の検出を無効にします。
  • 0b = イネーブル
  • 1b=ディセーブル
0 予約済み R 0b 予約済み

9.1.22 SWE_TIMER レジスタ (アドレス = 1Ch) [リセット = 28h]

表 9-24 に、SWE_TIMER を示します。

概略表に戻ります。

表 9-24 SWE_TIMER レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SWE_EN R/W 0b スリープウェークエラーイネーブル：注記：これにより、ウェーク イベントでスリープ モードから復帰したときに SWE タイマが有効になります。これが有効な場合、4 分間のウィンドウ内に SPI の読み取りまたは書き込みが行われないと、デバイスはスリープに戻ります。最初の電源投入時やパワーオンリセット時に、この機能は無効化されません。
  • 0b=ディセーブル
  • 1b = イネーブル
6-3 SWE_TIMER_SET R/W 0101b tINACTIVE に使用されるタイマーを分単位で設定します
  • 0000b = 2
  • 0001b = 2.5
  • 0010b = 3
  • 0011b = 3.5
  • 0100b = 4
  • 0101b = 4.5
  • 0110b = 5
  • 0111b = 5.5
  • 1000b = 6
  • 1001b = 6.5
  • 1010b = 8
  • 1011b = 8.5
  • 1100b = 10
2 CANSLNT_SWE_DIS R/W 0b CANSLNT フラグと SWE タイマの接続を無効化します。
  • 0b = イネーブル
  • 1b=ディセーブル
1-0 予約済み R 0b 予約済み

9.1.23 HSS_CNTL レジスタ (アドレス = 1Eh) [リセット = 00h]

表 9-25 に、HSS_CNTL を示します。

概略表に戻ります。

表 9-25 HSS_CNTL レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6-4 HSS1_CNTL R/W 000b ハイサイド スイッチ 1 の制御
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
3 予約済み R 0b 予約済み
2-0 HSS2_CNTL R/W 000b ハイサイド スイッチ 2 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4

9.1.24 PWM1_CNTL1 レジスタ (アドレス = 1Fh) [リセット = 00h]

PWM1_CNTL1 を表 9-26 に示します。

概略表に戻ります。

表 9-26 PWM1_CNTL1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 PWM1_FREQ R/W 0b PWM1 周波数 (Hz) を選択します
  • 0b = 200
  • 1b = 400
6-0 予約済み R 0b 予約済み

9.1.25 PWM1_CNTL2 レジスタ (アドレス = 20h) [リセット = 00h]

PWM1_CNTL2 を表 9-27 に示します。

概略表に戻ります。

表 9-27 PWM1_CNTL2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-2 予約済み R 0b 予約済み
1-0 PWM1_DC_MSB R/W 00b 10 ビット PWM1 デューティサイクル選択用の最上位 2 ビット。'h21[7:0] と連携

注：HSS3 を設定する際、PWM を使用する場合は PWM3 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM1 の制御は PWM3 に変更されます。
  • 00b = 'h21[7:0] と併用する場合は 100% オフ
  • 11b = h21[7:0] と併用する場合は 100% オン

9.1.26 PWM1_CNTL3 レジスタ (アドレス = 21h) [リセット = 00h]

PWM1_CNTL3 を表 9-28 に示します。

概略表に戻ります。

表 9-28 PWM1_CNTL3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 PWM1_DC R/W 00000000b 10 ビット PWM1 のデューティ サイクル選択用にビット 7〜0 を使用。'h20[1:0] と連携

注：HSS3 を設定する際、PWM を使用する場合は PWM3 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM1 の制御は PWM3 に変更されます。

9.1.27 PWM2_CNTL1 レジスタ (アドレス = 22h) [リセット = 00h]

PWM2_CNTL1 を表 9-29 に示します。

概略表に戻ります。

表 9-29 PWM2_CNTL1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 PWM2_FREQ R/W 0b PWM2 周波数 (Hz) を選択します
  • 0b = 200
  • 1b = 400
6-0 予約済み R 0b 予約済み

9.1.28 PWM2_CNTL2 レジスタ (アドレス = 23h) [リセット = 00h]

PWM2_CNTL2 を表 9-30 に示します。

概略表に戻ります。

表 9-30 PWM2_CNTL2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-2 予約済み R 0b 予約済み
1-0 PWM2_DC_MSB R/W 00b 10 ビット PWM2 デューティサイクル選択用の最上位 2 ビット。'h24[7:0] と連携

注：HSS4 を設定する際、PWM を使用する場合は PWM4 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM2 の制御は PWM4 に変更されます。
  • 00b = 'h24[7:0] と併用する場合は 100% オフ
  • 11b = 'h24[7:0] と併用する場合は 100% オン

9.1.29 PWM2_CNTL3 レジスタ (アドレス = 24h) [リセット = 00h]

PWM2_CNTL3 を表 9-31 に示します。

概略表に戻ります。

表 9-31 PWM2_CNTL3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 PWM2_DC R/W 00000000b 10 ビット PWM2 のデューティ サイクル選択用にビット 7〜0 を使用。'h23[1:0] と連携

注：HSS4 を設定する際、PWM を使用する場合は PWM4 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM2 の制御は PWM4 に変更されます。

9.1.30 TIMER1_CONFIG レジスタ (アドレス = 25h) [リセット = 00h]

TIMER1_CONFIG を表 9-32 に示します。

概略表に戻ります。

表 9-32 TIMER1_CONFIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 TIMER1_ON_WIDTH R/W 0000b タイマ 1 のハイサイド スイッチのオン時間 (ms) を設定します
  • 0000b = オフ (HSS は高インピーダンス)
  • 0001b = 0.1
  • 0010b = 0.3
  • 0011b = 0.5
  • 0100b = 1
  • 0101b = 10
  • 0110b = 20
  • 0111b = 30
  • 1000b = 40
  • 1001b = 50
  • 1010b = 60
  • 1011b = 80
  • 1100b = 100
  • 1101b = 150
  • 1110b = 200
  • 1111b = オン (HSS は 100% オン)
3 TIMER1_CYC_WK_EN R/W 0b タイマ 1 を使用した周期ウェイクを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
2-0 TIMER1_PERIOD R/W 000b タイマ 1 のタイマ期間 (ms) を設定します
  • 000b = 10
  • 001b = 20
  • 010b = 50
  • 011b = 100
  • 100b = 200
  • 101b = 500
  • 110b = 1000
  • 111b = 2000

9.1.31 TIMER2_CONFIG レジスタ (アドレス = 26h) [リセット = 00h]

TIMER2_CONFIG を表 9-33 に示します。

概略表に戻ります。

表 9-33 TIMER2_CONFIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 TIMER2_ON_WIDTH R/W 0000b タイマ 2 のハイサイド スイッチのオン時間 (ms) を設定します
  • 0000b = オフ (HSS は高インピーダンス)
  • 0001b = 0.1
  • 0010b = 0.3
  • 0011b = 0.5
  • 0100b = 1
  • 0101b = 10
  • 0110b = 20
  • 0111b = 30
  • 1000b = 40
  • 1001b = 50
  • 1010b = 60
  • 1011b = 80
  • 1100b = 100
  • 1101b = 150
  • 1110b = 200
  • 1111b = オン (HSS は 100% オン)
3 TIMER2_CYC_WK_EN R/W 0b タイマ 2 を使用した周期ウェイクを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
2-0 TIMER2_PERIOD R/W 000b タイマ 2 のタイマ期間 (ms) を設定します
  • 000b = 10
  • 001b = 20
  • 010b = 50
  • 011b = 100
  • 100b = 200
  • 101b = 500
  • 110b = 1000
  • 111b = 2000

9.1.32 RSRT_CNTR レジスタ (アドレス = 28h) [リセット = 40h]

表 9-34 に、RSRT_CNTR を示します。

概略表に戻ります。

表 9-34 RSRT_CNTR レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-4 RSRT_CNTR_SEL R/W 0100b デバイスがスリープモードに移行する前に、デバイスがリスタートモードに移行できる回数、0 ～ 15 を選択します。注記：ここで 0h を書き込むと、リスタートカウンタは無効化されます。
3-0 予約済み R 0b 予約済み

9.1.33 nRST_GFO_CNTL レジスタ (アドレス = 29h) [リセット = 0Ch]

表 9-35 に、nRST_GFO_CNTL を示します。

概略表に戻ります。

表 9-35 nRST_GFO_CNTL レジスタ フィールドの説明
ビット フィールド タイプ リセット 説明
7-6 予約済み R 0b 予約済み
5 nRST_PULSE_WIDTH R/W 0b WD 故障によってデバイスが再起動モードに入る場合、または VCC1 が UVCC1 スレッショルドをクリアした後の nRST リリース遅延の場合に、nRST のパルス幅を設定します
  • 0b = 2ms
  • 1b = 15ms
4 GFO_POL_SEL R/W 0b GFOピンの極性を選択します 注：8'h29[3:1] = 110b の場合、このビットが GFO 出力の状態を決定します
  • 0b = アクティブ Low
  • 1b = アクティブ High
3-1 GFO_SEL R/W 110b 汎用出力が選択されている場合を除き、このピンが tNRST_TOG の間に 'h29[4] で選択された状態にプルされる原因となる情報を選択します
  • 000b = VCC1/2 割り込み (過電圧、低電圧、または短絡)
  • 001b = WD 割り込みイベント (毎回)
  • 010b = 予約済み
  • 011b = ローカル ウェーク要求 (LWU)
  • 100b = バス ウェークアップ要求 (WUP)
  • 101b = 再起動カウンタ超過 (スタンバイ モードで表示)
  • 110b = 汎用アンプ
  • 111b = CAN バス故障
0 予約済み R 0b 予約済み

9.1.34 WAKE_PIN_CONFIG3 レジスタ (アドレス = 2Ah) [リセット = F0h]

WAKE_PIN_CONFIG3 を表 9-36 に示します。

概略表に戻ります。

表 9-36 WAKE_PIN_CONFIG3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WAKE4_PIN_SET R/W 1b WAKE4 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE4 非アクティブ
  • 1b = WAKE4 アクティブ
6 WAKE3_PIN_SET R/W 1b WAKE3 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE3 非アクティブ
  • 1b = WAKE3 アクティブ
5 WAKE2_PIN_SET R/W 1b WAKE2 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE2 非アクティブ
  • 1b = WAKE2 アクティブ
4 WAKE1_PIN_SET R/W 1b WAKE1 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE1 非アクティブ
  • 1b = WAKE1 アクティブ
3-0 MULTI_WAKE_STAT R/W0C 0000b 特定のビットに基づいて WAKE 入力の状態が変化することを提供します。これらのビットは WAKE 入力を表すため、複数の WAKE 入力ビットが設定されている場合、それらの特定の WAKE 入力によって WAKE イベントが発生することを示します。
  • 0001b = ウェーク 1
  • 0010b = ウェーク 2
  • 0100b = ウェーク 3
  • 1000b = ウェーク 4

9.1.35 WAKE_PIN_CONFIG4 レジスタ (アドレス = 2Bh) [リセット = 22h]

WAKE_PIN_CONFIG4 を表 9-37 に示します。

概略表に戻ります。

表 9-37 WAKE_PIN_CONFIG4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WAKE2_SENSE R/W 0b WAKE2 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
6 WAKE2_STAT RH 0b WAKE2 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
5-4 WAKE2_LEVEL R/W 10b WAKE2 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V
3 WAKE3_SENSE R/W 0b WAKE3 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
2 WAKE3_STAT RH 0b WAKE3 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
1-0 WAKE3_LEVEL R/W 10b WAKE3 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V

9.1.36 WD_QA_CONFIG レジスタ (アドレス = 2Dh) [リセット = 0Ah]

表 9-38 に、WD_QA_CONFIG を示します。

概略表に戻ります。

表 9-38 WD_QA_CONFIG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 WD_ANSW_GEN_CFG R/W 00b WD 応答生成構成
5-4 WD_QA_POLY_CFG R/W 00b WD Q&A 多項式構成
3-0 WD_QA_POLY_SEED R/W 1010b WD Q&A 多項式シード値はデバイスが RESET 状態のときにロードされます

9.1.37 WD_QA_ANSWR レジスタ (アドレス = 2Eh) [リセット = 00h]

表 9-39 に、WD_QA_ANSWR を示します。

概略表に戻ります。

表 9-39 WD_QA_ANSWR レジスタ フィールドの説明
ビット フィールド タイプ リセット 説明
7-0 WD_QA_ANSWER R/W1C 00000000b MCU Q&A ウォッチドッグへの回答

9.1.38 WD_QA_QUESTION レジスタ (アドレス = 2Fh) [リセット = 3Ch]

表 9-40 に、WD_QA_QUESTION を示します。

概略表に戻ります。

表 9-40 WD_QA_QUESTION レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6 QA_ERROR R/W1C 0b ウォッチドッグ Q&A 回答エラーフラグ
5-4 WD_ANSW_CNT RH 11b 受信したウォッチドッグ Q&A エラーカウンタの現在の状態
3-0 WD_QUESTION RH 1100b 現在のウォッチドッグの質問の値

9.1.39 SW_ID1 レジスタ (アドレス = 30h) [リセット = 00h]

SW_ID1 を表 9-41 に示します。

概略表に戻ります。

表 9-41 SW_ID1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 EXT_ID_17:10 R/W 00000000b 拡張 ID ビット 17:10

9.1.40 SW_ID2 レジスタ (アドレス = 31h) [リセット = 00h]

SW_ID2 を表 9-42 に示します。

概略表に戻ります。

表 9-42 SW_ID2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 EXT_ID_9:2 R/W 00000000b 拡張 ID ビット 9:2

9.1.41 SW_ID3 レジスタ (アドレス = 32h) [リセット = 00h]

SW_ID3 を表 9-43 に示します。

概略表に戻ります。

表 9-43 SW_ID3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 EXT_ID_1:0 R/W 00b 拡張 ID ビット 1:0
5 IDE R/W 0b 拡張 ID フィールド
  • 0b = 標準 ID (11 ビット)
  • 1b = 拡張 ID (29 ビット)
4-0 ID_10:6__EXT_ID_28:24 R/W 00000b ID[10:6] および拡張 ID[28:24]

9.1.42 SW_ID4 レジスタ (アドレス = 33h) [リセット = 00h]

SW_ID4 を表 9-44 に示します。

概略表に戻ります。

表 9-44 SW_ID4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-2 ID_5:0__EXT_ID_23:18 R/W 000000b ID[5:0] および拡張 ID[23:18]
1-0 予約済み R 0b 予約済み

9.1.43 SW_ID_MASK1 レジスタ (アドレス = 34h) [リセット = 00h]

SW_ID_MASK1 を表 9-45 に示します。

概略表に戻ります。

表 9-45 SW_ID_MASK1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-2 予約済み R 0b 予約済み
1-0 EXT_ID_MASK_17:16 R/W 00b 拡張 ID マスク 17:16

9.1.44 SW_ID_MASK2 レジスタ (アドレス = 35h) [リセット = 00h]

SW_ID_MASK2 を表 9-46 に示します。

概略表に戻ります。

表 9-46 SW_ID_MASK2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 EXT_ID_MASK_15:8 R/W 00000000b 拡張 ID マスク 15:8

9.1.45 SW_ID_MASK3 レジスタ (アドレス = 36h) [リセット = 00h]

SW_ID_MASK3 を表 9-47 に示します。

概略表に戻ります。

表 9-47 SW_ID_MASK3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 EXT_ID_MASK_7:0 R/W 00000000b 拡張 ID マスク 7:0

9.1.46 SW_ID_MASK4 レジスタ (アドレス = 37h) [リセット = 00h]

SW_ID_MASK4 を表 9-48 に示します。

概略表に戻ります。

表 9-48 SW_ID_MASK4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 ID_MASK_10:3__EXT_ID_MASK_28:21 R/W 00000000b ID マスク 10:3 および拡張 ID マスク 28:21 (ベース ID)

9.1.47 SW_ID_MASK_DLC レジスタ (アドレス = 38h) [リセット = 00h]

表 9-49 に、SW_ID_MASK_DLC を示します。

概略表に戻ります。

表 9-49 SW_ID_MASK_DLC レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-5 ID_MASK_2:0__EXT_ID_MASK_20:18 R/W 000b ID マスク 2:0 および拡張 ID マスク 20:18 (ベース ID)
4-1 DLC R/W 0000b DLC[3:0]
0 DATA_MASK_EN R/W 0b データ マスク有効化
  • 0b = DLC フィールドとデータ フィールドは比較されず、有効とみなされます。リモートフレームが許可されます。
  • 1b = DLC フィールドは DLC[3:0] レジスタと一致している必要があり、データ フィールドのバイトは DATAx レジスタと比較され、一致するビットが 1 になります。リモートフレームは無視されます

9.1.48 DATA0 レジスタ (アドレス = 39h) [リセット = 00h]

DATA0 を表 9-50 に示します。

概略表に戻ります。

表 9-50 DATA0 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA0 R/W 00000000b CAN データ バイト 0

9.1.49 DATA1 レジスタ (アドレス = 3Ah) [リセット = 00h]

DATA1 を表 9-51 に示します。

概略表に戻ります。

表 9-51 DATA1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA1 R/W 00000000b CAN データバイト 1

9.1.50 DATA2 レジスタ (アドレス = 3Bh) [リセット = 00h]

DATA2 を表 9-52 に示します。

概略表に戻ります。

表 9-52 DATA2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA2 R/W 00000000b CAN データ バイト 2

9.1.51 DATA3 レジスタ (アドレス = 3Ch) [リセット = 00h]

DATA3 を表 9-53 に示します。

概略表に戻ります。

表 9-53 DATA3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA3 R/W 00000000b CAN データバイト 3

9.1.52 DATA4 レジスタ (アドレス = 3Dh) [リセット = 00h]

DATA4 を表 9-54 に示します。

概略表に戻ります。

表 9-54 DATA4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA4 R/W 00000000b CAN データバイト 4

9.1.53 DATA5 レジスタ (アドレス = 3Eh) [リセット = 00h]

DATA5 を表 9-55 に示します。

概略表に戻ります。

表 9-55 DATA5 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA5 R/W 00000000b CAN データバイト 5

9.1.54 DATA6 レジスタ (アドレス = 3Fh) [リセット = 00h]

DATA6 を表 9-56 に示します。

概略表に戻ります。

表 9-56 DATA6 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA6 R/W 00000000b CAN データバイト 6

9.1.55 DATA7 レジスタ (アドレス = 40h) [リセット = 00h]

DATA7 を表 9-57 に示します。

概略表に戻ります。

表 9-57 DATA7 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 DATA7 R/W 00000000b CAN データバイト 7

9.1.56 SW_CONFIG_1 レジスタ (アドレス = 44h) [リセット = 50h]

SW_CONFIG_1 を表 9-58 に示します。

概略表に戻ります。

表 9-58 SW_CONFIG_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SW_FD_PASSIVE R/W 0b 選択的ウェーク FD パッシブ：このビットは、フレキシブルデータレートフレームの CAN が確認される際のエラーカウンタの動作を変更します。
  • 0b = フレキシブル データ レートの CAN フレームは、エラー フレームとして扱われます
  • 1b = フレキシブル データ レートの CAN フレームは無視されます (パッシブ)
6-4 CAN_DR R/W 101b CAN バスのデータレート
  • 000b = 50Kbps
  • 001b = 100Kbps
  • 010b = 125Kbps
  • 011b = 250Kbps
  • 100b = 予約済み
  • 101b = 500Kbps
  • 110b = 予約済み
  • 111b = 1Mbps
3-2 FD_DR R/W 00b CAN バス FD データ レート
  • 10b = CAN FD 8Mbps と 500k CAN データ レートの比較
  • 11b = 予約済み
1-0 予約済み R 0b 予約済み

9.1.57 SW_CONFIG_2 レジスタ (アドレス = 45h) [リセット = 00h]

SW_CONFIG_2 を表 9-59 に示します。

概略表に戻ります。

表 9-59 SW_CONFIG_2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 FRAME_CNTx RH 00000000b フレームエラーカウンタ：受信フレームエラーを検出するたびに、このエラーカウンタが 1 ずつインクリメントされます (スタッフビット、CRC、または CRC 区切り文字エラー)。カウンタがゼロでないと仮定して、正しく受信した CAN フレームごとに、カウンタが 1 ずつデクリメントされます。フレキシブルデータレートフレームを使用する CAN でデバイスがパッシブに設定されている場合、CAN FD フレームとして検出されたフレームは、フレームエラーカウンタに影響を与えません (インクリメントまたはデクリメントなし)。フレームカウンタが FRAME_CNT_THRESHOLD[7:0] の値に達すると、次のインクリメントによりカウンタがオーバーフローし、FRAME_OVF フラグがセットされます。カウンタは、フレーム検出または tSILENCE 検出を有効にするとリセットされます。

9.1.58 SW_CONFIG_3 レジスタ (アドレス = 46h) [リセット = 1Fh]

SW_CONFIG_3 を表 9-60 に示します。

概略表に戻ります。

表 9-60 SW_CONFIG_3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-0 FRAME_CNT_THRESHOLD R/W 00011111b フレーム エラー カウンタ スレッショルド：これらのビットは、エラー カウンタが最大値に達し、次のエラー フレームがオーバーフローして FRAME_OVF フラグを立てるポイントをセットします。デフォルトは 31 であるため、32 回目のエラーによりオーバーフローフラグがセットされます。

9.1.59 SW_CONFIG_4 レジスタ (アドレス = 47h) [リセット = 00h]

SW_CONFIG_4 を表 9-61 に示します。

概略表に戻ります。

表 9-61 SW_CONFIG_4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SWCFG R/W 0b 選択的ウェークアップ構成が完了しました。注記：これらのウェーク構成レジスタ (8'h30-8'h44、8'h46) のいずれかに書き込むと、SWCFG ビットがクリアされます。
  • 0b = SW レジスタが構成されていないか、または受信されていない FRAME_OVF 故障。
  • 1b = SW レジスタを構成 注：これを選択的ウェークを構成してオンにする際の最後の手順とします。
6 CAN_SYNC_FD RH 0b フレーム検出が有効な場合、デバイスは CAN FD フレームを適切にデコードしています。このフラグは、受信フレームごとに更新されます。このフラグをポーリングすることにより、システムはデバイスがデータ フィールドまで (データフィールドは含まない) CAN FD フレームを適切にデコードしているかどうかを判断できます。このフラグはセルフクリアです。
5 CAN_SYNC RH 0b CAN データと同期：このフラグは、フレーム検出が有効な場合、デバイスが CAN フレームを適切にデコードしていることを示します。このフラグは、受信フレームごとに更新されます。このフラグをポーリングすることにより、システムはデバイスが CAN フレームを適切にデコードしているかどうかを判断できます。このフラグはセルフクリアです。
4-0 予約済み R 0b 予約済み

9.1.60 HSS_CNTL2 レジスタ (アドレス = 4Dh) [リセット = 00h]

HSS_CNTL2 を表 9-62 に示します。

概略表に戻ります。

表 9-62 HSS_CNTL2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6-4 HSS3_CNTL R/W 000b ハイサイド スイッチ 3 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
3 予約済み R 0b 予約済み
2-0 HSS4_CNTL R/W 000b ハイサイド スイッチ 4 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4

9.1.61 EEPROM レジスタ (アドレス = 4Eh) [リセット = 00h]

EEPROM を表 9-63 に示します。

概略表に戻ります。

表 9-63 EEPROM レジスタ フィールドの説明
ビット フィールド タイプ リセット 説明
7 EEPROM_SAVE R/W 0b 構成ビットを EEPROM に保存します。レジスタ 8'h4E[3:0] に 1b および正しいコードを書き込んで、構成ビットを EEPROM に保存します。EEPROM に書き込まれた後、自己クリアされます。
6 EEPROM_CRC_CHK R/W 0b EEPROM CRC チェックを強制します
  • 0b = CRC を読み取らず、チェックもしません
  • 1b = 読み取りと CRC チェックを強制的に実行します
5 EEPROM_RELOAD R/W 0b メモリを EEPROM から再読み込みさせます
  • 0b = 再読み込みしません
  • 1b = EEPROM を再読み込みします
4 予約済み R 0b 予約済み
3-0 EEPROM_CODE R/W 0000b EERPOM にアクセスするためのコード

9.1.62 HSS_CNTL3 レジスタ (アドレス = 4Fh) [リセット = 00h]

HSS_CNTL3 を表 9-64 に示します。

概略表に戻ります。

表 9-64 HSS_CNTL3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 HSS_OV_SD_DIS R/W 0b OVHSS による HSS シャットダウンを設定します
  • 0b = OVHSS により HSS がシャットオフされます
  • 1b = OVHSS の間でも HSS はオンのままです
6 HSS_UV_SD_DIS R/W 0b UVHSS による HSS シャットダウンを設定します
  • 0b = UVHSS により HSS がシャットオフされます
  • 1b = UVHSS の間でも HSS はオンのままです
5 HSS_OV_UV_REC R/W 0b OVHSS または UVHSS イベントでオフになった際の、ハイサイド スイッチの自動復帰を設定します
  • 0b = イネーブル (OV/UVHSS イベントがクリアされたときに HSS 出力を自動回復)
  • 1b = ディスエーブル (自動回復は無効です。OV/UVHSS イベントがクリアされた後、コントローラで HSS を手動でオンに戻す必要があります)
4 SLP_CYC_WK_EN R/W 0b スリープ モードで、タイマ 1 またはタイマ 2 に基づく周期ウェークを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
3 予約済み R 0b 予約済み
2 VCC2_STATUS RH 0b VCC2 LDO ステータス
  • 0b = UVCC2 またはオフ
  • 1b = レギュレーション中
1 VCAN_STATUS RH 0b VCAN LDO ステータス
  • 0b = UVCAN またはオフ
  • 1b = レギュレーション中
0 RSTRT_TIMER_SEL R/W 0b VCC1 が UVCC1R を超えない場合に、再起動モードを抜けるために使用する再起動タイマを選択します
  • 0b = tRSTTO
  • 1b = tINACTIVE

9.1.63 INT_GLOBAL レジスタ (アドレス = 50h) [リセット = 00h]

表 9-65 に、INT_GLOBAL を示します。

概略表に戻ります。

表 9-65 INT_GLOBAL レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 INT_7 RH 0b INT_7 の論理 OR
6 INT_1 RH 0b INT_1 の論理 OR
5 INT_2 RH 0b INT_2 の論理 OR
4 INT_3 RH 0b INT_3 の論理 OR
3 INT_CANBUS RH 0b INT_CANBUS レジスタの論理和
2 INT_4 RH 0b INT_4 の論理 OR
1 予約済み R 0b 予約済み
0 INT_6 RH 0b INT_6 の論理 OR

9.1.64 INT_1 レジスタ (アドレス = 51h) [リセット = 00h]

INT_1 を表 9-66 に示します。

概略表に戻ります。

表 9-66 INT_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WD R/W1C 0b ウォッチドッグイベント割り込み。注記：この割り込みビットはウォッチドッグエラーイベントごとにセットされ、ウォッチドッグエラーカウンタには依存しません
6 CANINT_1 R/W1C 0b CAN バスウェークアップ割り込み
5 LWU R/W1C 0b ローカルウェークアップ
4 WKERR R/W1C 0b SWE タイマが満了してステートマシンがスリープモードに戻ると、ウェークエラービットがセットされます
3 FRAME_OVF_1 R/W1C 0b フレームエラーカウンタのオーバーフロー
2 CANSLNT_1 R/W1C 0b CANバスが tSILENCE の間、非アクティブ
1 SWPIN_WU R/W1C 0b SW ピンのウェークアップ割り込み
0 CANDOM_1 R/W1C 0b CAN バスがドミナント状態に固着

9.1.65 INT_2 レジスタ (アドレス = 52h) [リセット = 40h]

INT_2 を表 9-67 に示します。

概略表に戻ります。

表 9-67 INT_2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SMS R/W1C 0b スリープモードステータスフラグ。WKERR、UVIO タイムアウト、または UVIO+TSD フォルトによりスリープ モードに移行した場合のみ設定されます
6 PWRON R/W1C 1b 電源オン
5 OVCC1 R/W1C 0b VCC1 過電圧
4 UVSUP5 R/W1C 0b UVSUP5 低電圧
3 UVSUP3 R/W1C 0b UVSUP3 低電圧
2 UVCC1 R/W1C 0b VCC1 低電圧
1 TSD_SBC R/W1C 0b VCC1 または HSS による SBC のサーマル シャットダウン (フェールセーフ モードから復帰した後に割り込みが通知)
0 SME R/W1C 0b デバイスがスリープモードのときにスリープモードが割り込みを終了すると、VCC1 故障またはウォッチドッグ故障により (有効な場合)、VCC1 がオンになってリスタートまたはフェイルセーフモードに移行します

9.1.66 INT_3 レジスタ (アドレス = 53h) [リセット = 00h]

INT_3 を表 9-68 に示します。

概略表に戻ります。

表 9-68 INT_3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SPIERR R/W1C 0b いつ SPI ステータスビットがセットされるかをセットします
6 SWERR RH 0b (SWE_EN かつ NOT(SWCFG)) と FRAME_OVF の論理 OR。SWERR がセットされている間は、選択的ウェークは有効にできません
5 FSM R/W1C 0b フェイルセーフモードに移行済み。FSM 内でクリアできます
4 CRCERR R/W1C 0b SPI トランザクションの CRC エラーを検出
3 VCC1SC R/W1C 0b VCC1 短絡検出あり
2 RSRT_CNT R/W1C 0b リスタートカウンタがプログラムカウントを超過
1 TSD_CAN R/W1C 0b VCC2 または CAN に起因するサーマル シャットダウン
0 CRC_EEPROM R/W1C 0b EEPROM CRC エラー

9.1.67 INT_CANBUS_1 レジスタ (アドレス = 54h) [リセット = 00h]

INT_CANBUS_1 を表 9-69 に示します。

概略表に戻ります。

表 9-69 INT_CANBUS_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 UVCAN R/W1C 0b UVCAN 割り込み
6 予約済み R 0b 予約済み
5 CANHCANL R/W1C 0b CANH と CANL が同時に短絡
4 CANHBAT R/W1C 0b CANH は Vbat に短絡
3 CANLGND R/W1C 0b CANL は GND へ短絡
2 CANBUSOPEN R/W1C 0b CAN バス開放
1 CANBUSGND R/W1C 0b CAN バスの GND への短絡または CANH の GND への短絡
0 CANBUSBAT R/W1C 0b CAN バスの Vbat への短絡または CANL の Vbat への短絡

9.1.68 INT_7 レジスタ (アドレス = 55h) [リセット = 00h]

INT_7 を表 9-70 に示します。

概略表に戻ります。

表 9-70 INT_7 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 HSSOC1 R/W1C 0b ハイサイドスイッチ 1 の過電流
6 HSSOL1 R/W1C 0b ハイサイドスイッチ 1 の開放負荷
5 HSSOC2 R/W1C 0b ハイサイドスイッチ 2 の過電流
4 HSSOL2 R/W1C 0b ハイサイドスイッチ 2 の開放負荷
3 HSSOC3 R/W1C 0b ハイサイドスイッチ 3 の過電流
2 HSSOL3 R/W1C 0b ハイサイドスイッチ 3 の開放負荷
1 HSSOC4 R/W1C 0b ハイサイドスイッチ 4 の過電流
0 HSSOL4 R/W1C 0b ハイサイドスイッチ 4 の開放負荷

9.1.69 INT_EN_1 レジスタ (アドレス = 56h) [リセット = FFh]

INT_EN_1 を表 9-71 に示します。

概略表に戻ります。

表 9-71 INT_EN_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WD_EN R/W 1b ウォッチドッグ イベント検出マスク
6 CANINT_EN R/W 1b CAN バスウェークアップ割り込みマスク
5 LWU_EN R/W 1b ローカルウェークアップマスク
4 WKERR_EN R/W 1b ウェークエラーマスク
3 FRAME_OVF_EN R/W 1b フレームエラーカウンタオーバーフローマスク
2 CANSLNT_EN R/W 1b CAN サイレントマスク
1 SWPIN_WU_EN R/W 1b SW ピン ウェークアップ割り込みマスク
0 CANDOM_EN R/W 1b CAN バス スタック ドミナント マスク

9.1.70 INT_EN_2 レジスタ (アドレス = 57h) [リセット = 7Fh]

INT_EN_2 を表 9-72 に示します。

概略表に戻ります。

表 9-72 INT_EN_2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SMS_EN R 0b SMS フラグ有効 (読み取り専用)
6 PWRON_EN R 1b パワーオン フラグ イネーブル (変更不可)
5 OVCC1_EN R/W 1b VCC1 過電圧マスク
4 UVSUP5_EN R/W 1b VSUP5 低電圧マスク
3 UVSUP3_EN R/W 1b UVSUP3 低電圧マスク
2 UVCC1_EN R/W 1b VCC1 低電圧マスク
1 TSD_SBC_EN R/W 1b SBC サーマル シャットダウンによる割り込みのマスキング ビット
0 SME_EN R 1b SME 割り込みイネーブル (常にイネーブル)

9.1.71 INT_EN_3 レジスタ (アドレス = 58h) [リセット = FEh]

INT_EN_3 を表 9-73 に示します。

概略表に戻ります。

表 9-73 INT_EN_3 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 SPIERR_EN R/W 1b SPI エラー割り込みマスク
6 SWERR_EN R/W 1b 選択的ウェーク エラー マスク
5 FSM_EN R/W 1b フェイルセーフ ステータス フラグ マスク
4 CRCERR_EN R/W 1b SPI CRC エラー割り込みマスク
3 VCC1SC_EN R/W 1b VCC1 短絡割り込みマスク
2 RSRT_CNT_EN R/W 1b 再起動カウンタが設定値を超えたことを示すマスク
1 TSD_CAN_EN R 1b CAN/VCC2 サーマル シャットダウンのマスキング ビット
0 予約済み R 0b 予約済み

9.1.72 INT_EN_CANBUS_1 レジスタ (アドレス = 59h) [リセット = BFh]

INT_EN_CANBUS_1 を表 9-74 に示します。

概略表に戻ります。

表 9-74 INT_EN_CANBUS_1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 UVCAN_EN R/W 1b UVCAN 割り込みマスク
6 予約済み R 0b 予約済み
5 CANHCANL_EN R/W 1b CANH と CANL の短絡故障割り込み用のマスキング ビット
4 CANHBAT_EN R/W 1b CANH が Vbat に短絡した故障割り込み用のマスキング ビット
3 CANLGND_EN R/W 1b CANL を GND に短絡有効化
2 CANBUSOPEN_EN R/W 1b CAN バス開放有効化
1 CANBUSGND_EN R/W 1b CAN バスの GND への短絡有効化
0 CANBUSBAT_EN R/W 1b CAN バスの Vbat への短絡有効化

9.1.73 INT_4 レジスタ (アドレス = 5Ah) [リセット = 00h]

INT_4 を表 9-75 に示します。

概略表に戻ります。

表 9-75 INT_4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6 予約済み R 0b 予約済み
5 予約済み R 0b 予約済み
4 CYC_WUP R/W1C 0b 内部タイマを介した周期的ウェーク割り込み
3 MODE_ERR R/W1C 0b モード変更リクエストの不正なトランシーバー状態
2 OVHSS R/W1C 0b ハイサイド スイッチ用 VHSS 過電圧マ
1 EEPROM_CRC_INT R/W1C 0b EEPROM CRC チェックに失敗
0 UVHSS R/W1C 0b ハイサイド スイッチ用 VHSS 低電圧

9.1.74 INT_6 レジスタ (アドレス = 5Ch) [リセット = 00h]

INT_6 を表 9-76 に示します。

概略表に戻ります。

表 9-76 INT_6 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 TSDW R/W1C 0b サーマル シャットダウン警告
6 UVCC1PW R/W1C 0b VCC1 低電圧の事前警告
5 予約済み R 0b 予約済み
4 予約済み R 0b 予約済み
3 予約済み R 0b 予約済み
2 UVCC2 R/W1C 0b VCC2 ピンの低電圧
1 OVCC2 R/W1C 0b VCC2 ピンの過電圧
0 VCC2SC R/W1C 0b VCC2 ピンの短絡

9.1.75 INT_EN_4 レジスタ (アドレス = 5Eh) [リセット = 1Fh]

INT_EN_4 を表 9-77 に示します。

概略表に戻ります。

表 9-77 INT_EN_4 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 予約済み R 0b 予約済み
6 予約済み R 0b 予約済み
5 予約済み R 0b 予約済み
4 CYC_WUP_EN R/W 1b 周期的ウェーク割り込みのマスキング ビット
3 MODE_ERR_EN R/W 1b モード変更要求マスクに対する不正なトランシーバ状態
2 OVHSS_EN R/W 1b ハイサイド スイッチの VHSS 過電圧用マスク
1 EEPROM_CRC_INT_EN R/W 1b EEPROM CRC チェック失敗のマスク
0 UVHSS_EN R/W 1b ハイサイド スイッチの VHSS 低電圧用マスク

9.1.76 INT_EN_6 レジスタ (アドレス = 60h) [リセット = C7h]

INT_EN_6 を表 9-78 に示します。

概略表に戻ります。

表 9-78 INT_EN_6 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 TSDW_EN R/W1C 1b サーマル シャットダウン警告マスク
6 UVCC1PW_EN R/W1C 1b VCC1 低電圧事前警告マスク
5 予約済み R 0b 予約済み
4 予約済み R 0b 予約済み
3 予約済み R 0b 予約済み
2 UVCC2_EN R/W 1b VCC2 ピン低電圧マスク
1 OVCC2_EN R/W 1b VCC2 ピンの過電圧マスク
0 VCC2SC_EN R/W 1b VCC2 ピンの短絡マスク

9.1.77 INT_EN_7 レジスタ (アドレス = 62h) [リセット = FFh]

INT_EN_7 を表 9-79 に示します。

概略表に戻ります。

表 9-79 INT_EN_7 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 HSSOC1_EN R/W 1b ハイサイドスイッチ 1 過電流の割り込みマスク
6 HSSOL1_EN R/W 1b ハイサイドスイッチ 1 開放負荷の割り込みマスク
5 HSSOC2_EN R/W 1b ハイサイドスイッチ 2 過電流の割り込みマスク
4 HSSOL2_EN R/W 1b ハイサイドスイッチ 2 開放負荷の割り込みマスク
3 HSSOC3_EN R/W 1b ハイサイドスイッチ 3 過電流の割り込みマスク
2 HSSOL3_EN R/W 1b ハイサイドスイッチ 3 開放負荷の割り込みマスク
1 HSSOC4_EN R/W 1b ハイサイドスイッチ 4 過電流の割り込みマスク
0 HSSOL4_EN R/W 1b ハイサイドスイッチ 4 開放負荷の割り込みマスク

9.1.78 BUCK_CONFIG1 レジスタ (アドレス = 65h) [リセット = 28h]

BUCK_CONFIG1 を表 9-80 に示します。

概略表に戻ります。

表 9-80 BUCK_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7-6 SS_MOD_FREQ
(REV_ID = 21h)		 R/W 00b REV_ID：21h
スペクトラム拡散変調の周波数拡散オプション。
注記：これらのビットは、REV_ID = 21h (シリコン リビジョン 2.1) でのみ利用できます。
注記：拡散スペクトラムを有効にした 1.8MHz のスイッチング周波数は、AM バンドで放射ノイズを発生させる可能性があります。AM バンドへの干渉を最小限にするため、4%デルタの周波数変調オプションを使用することが推奨されます
  • 00b = オフ
  • 01b = 4% デルタ fc
  • 10b = 8% デルタ fc
  • 11b = 予約済み
7-6 RSVD
(REV_ID = 20h)		 R/W 00b REV_ID：20h
予約済み
5-4 BUCK_FSW R/W 10b 降圧レギュレータのスイッチング周波数の設定
  • 00b = 1.8MHz
  • 01b = 2.0MHz
  • 10b = 2.2MHz
  • 11b = 2.4MHz
3 PWM_PFM_CNTL_NORMAL R/W 1b ノーマル モードにおける PFM と PWM のモード設定
  • 0b = 自動 (PFM モードと PWM モードの間の自動遷移)
  • 1b = PWM
2 PWM_PFM_CNTL_STDBY_SLP R/W 0b スタンバイ / スリープ モードでの PFM および PWM モード構成
  • 0b = 自動 (PFM モードと PWM モードの間の自動遷移)
  • 1b = PWM
1 RSVD
(REV_ID = 20h)		 R/W 0b REV_ID：20h
予約済みビット、REV_ID が 20h (シリコン リビジョン 2.0) の場合。
注記：ES_2.0 でこのビットをセットしないでください
1 PRSS_EN
(REV_ID = 21h)		 R/W 0b REV_ID：21h
疑似ランダム スペクトラム拡散 (PRSS) を有効にします
注：このビットは、REV_ID = 21h (シリコン リビジョン 2.1) でのみ使用できます
  • 0b = 直線性拡散スペクトラム
  • 1b = 疑似ランダム拡散スペクトラム
0 ICC1_CUR_LIMIT R/W 0b 降圧レギュレータの電流制限スレッショルド
  • 0b = High スレッショルド (1A 負荷)
  • 1b = Low スレッショルド (500mA 負荷)

9.1.79 ID_PIN_STATUS レジスタ (アドレス = 78h) [リセット = 00h]

表 9-81 に、ID_PIN_STATUS を示します。

概略表に戻ります。

表 9-81 ID_PIN_STATUS レジスタ フィールドの説明
ビット フィールド タイプ リセット 説明
7-6 ID4_STAT R/W0C 00b ID4 ピン接続のステータス 注：WAKE_ID4_PU_PD レジスタ ビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータス ビットは 00b にリセットされます。WAKE4_STAT ビットは、このような場合の ID4 ピンのリアルタイム ピン ロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
5-4 ID3_STAT R/W0C 00b ID3 ピン接続のステータス 注：WAKE_ID3_PU_PD レジスタ ビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータス ビットは 00b にリセットされます。WAKE3_STAT ビットは、このような場合の ID3 ピンのリアルタイム ピン ロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
3-2 ID2_STAT R/W0C 00b ID2 ピン接続のステータス 注：WAKE_ID2_PU_PD レジスタ ビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータス ビットは 00b にリセットされます。WAKE2_STAT ビットは、このような場合の ID2 ピンのリアルタイム ピン ロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
1-0 ID1_STAT R/W0C 00b ID1 ピン接続のステータス 注：WAKE_ID1_PU_PD レジスタ ビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータス ビットは 00b にリセットされます。WAKE1_STAT ビットは、このような場合の ID1 ピンのリアルタイム ピン ロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング

9.1.80 WAKE_ID_CONFIG1 レジスタ (アドレス = 79h) [リセット = 66h]

WAKE_ID_CONFIG1 を表 9-82 に示します。

概略表に戻ります。

表 9-82 WAKE_ID_CONFIG1 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 ID2_EN R/W 0b ID2 機能を有効/無効にします 注: ID2_EN と WAKE2_PIN_SET が両方とも 1b に設定されている場合、デバイスは WAKE2_PIN_SET の設定を無視し、WAKE2/ID2 ピンで ID 機能が有効になります
  • 0b = ID2 ピンを無効化
  • 1b = ID2 ピンを有効化
6-5 WAKE_ID2_PU_PD R/W 11b ID2 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) のみが ID2_STAT レジスタ ビットを更新します
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
4 ID2_PD_VALUE R 0b ID2 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA
3 ID1_EN R/W 0b ID1 機能を有効/無効にします 注: ID1_EN と WAKE1_PIN_SET が両方とも 1b に設定されている場合、デバイスは WAKE1_PIN_SET の設定を無視し、WAKE1/ID1 ピンで ID 機能が有効になります
  • 0b = ID1 ピンを無効化
  • 1b = ID1 ピンを有効化
2-1 WAKE_ID1_PU_PD R/W 11b ID1 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) のみが ID1_STAT レジスタ ビットを更新します
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
0 ID1_PD_VALUE R 0b ID1 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA

9.1.81 WAKE_ID_CONFIG2 レジスタ (アドレス = 7Ah) [リセット = 66h]

WAKE_ID_CONFIG2 を表 9-83 に示します。

概略表に戻ります。

表 9-83 WAKE_ID_CONFIG2 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 ID4_EN R/W 0b ID4 機能を有効/無効にします 注: ID4_EN と WAKE4_PIN_SET が両方とも 1b に設定されている場合、デバイスは WAKE4_PIN_SET の設定を無視し、WAKE4/ID4 ピンで ID 機能が有効になります
  • 0b = ID4 ピンを無効化
  • 1b = ID4 ピンを有効化
6-5 WAKE_ID4_PU_PD R/W 11b ID4 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) のみが ID4_STAT レジスタ ビットを更新します
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
4 ID4_PD_VALUE R 0b ID4 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA
3 ID3_EN R/W 0b ID3 機能を有効/無効にします 注: ID3_EN と WAKE3_PIN_SET が両方とも 1b に設定されている場合、デバイスは WAKE3_PIN_SET の設定を無視し、WAKE3/ID3 ピンで ID 機能が有効になります
  • 0b = ID3 ピンを無効化
  • 1b = ID3 ピンを有効化
2-1 WAKE_ID3_PU_PD R/W 11b ID3 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) のみが ID3_STAT レジスタ ビットを更新します
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
0 ID3_PD_VALUE R 0b ID3 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA

9.1.82 WAKE_PIN_CONFIG5 レジスタ (アドレス = 7Bh) [リセット = 20h]

WAKE_PIN_CONFIG5 を表 9-84 に示します。

概略表に戻ります。

表 9-84 WAKE_PIN_CONFIG5 レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
7 WAKE4_SENSE R/W 0b WAKE4 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
6 WAKE4_STAT RH 0b WAKE4 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
5-4 WAKE4_LEVEL R/W 10b WAKE4 ピンの入力スレッショルドを設定します
  • 00b = VCC1 ベース
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V
3-0 予約済み R 0b 予約済み