JAJSXQ7 December 2025 DLP3940S-Q1
ADVANCE INFORMATION

図 5-3 LPSDR 入力の立ち上がりおよび立ち下がりスルーレート
図 5-4 SubLVDS 入力の立ち上がりおよび立ち下がりスルーレート
図 5-5 ウィンドウ時間ディレーティングの概念
図 5-6 SubLVDS スイッチング パラメータ
図 5-8 SubLVDS 電圧パラメータ
図 5-10 SubLVDS 等価入力回路
図 5-11 LPSDR 入力ヒステリシス
図 5-12 LPSDR 読み出し