JAJSXQ7 December   2025 DLP3940S-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6. 5.5  熱に関する情報
    7. 5.6  電気的特性
    8. 5.7  スイッチング特性
    9. 5.8  タイミング要件
    10.     16
    11. 5.9  システム実装インターフェイスの荷重
    12.     18
    13. 5.10 マイクロミラー アレイの物理特性
    14.     20
    15. 5.11 マイクロミラー アレイの光学特性
    16. 5.12 ウィンドウの特性
    17. 5.13 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 SubLVDS データ インターフェイス
      2. 6.3.2 制御用の低速インターフェイス
      3. 6.3.3 電源インターフェイス
      4. 6.3.4 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
      1. 6.6.1 温度センス ダイオードを使用したアレイ温度の監視
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーションの概要
      2. 7.2.2 入力画像の解像度
      3. 7.2.3 リファレンス デザイン
      4. 7.2.4 アプリケーション ミッション プロファイルの考慮事項
      5. 7.2.5 設計要件
      6. 7.2.6 詳細な設計手順
    3. 7.3 温度検出
      1. 7.3.1 温度センシング ダイオード
        1. 7.3.1.1 温度センス ダイオード理論
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源のパワーアップ手順
    2. 8.2 DMD 電源のパワーダウン手順
    3. 8.3 DMD 電源シーケンシング要件
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイスの命名規則
      2. 10.2.2 デバイスのマーキング
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

DLP3940S-Q1 LPSDR スイッチング パラメータ
低速インターフェイスは LPSDR であり、JEDEC 規格 No. 209-2F、低消費電力ダブル データ レート (LPDDR)JESD209-2F の「電気的特性」および 「AC/DC 動作条件」表に準拠しています。
図 5-2 LPSDR スイッチング パラメータ
DLP3940S-Q1 LPSDR 入力の立ち上がりおよび立ち下がりスルーレート図 5-3 LPSDR 入力の立ち上がりおよび立ち下がりスルーレート
DLP3940S-Q1 SubLVDS 入力の立ち上がりおよび立ち下がりスルーレート図 5-4 SubLVDS 入力の立ち上がりおよび立ち下がりスルーレート
DLP3940S-Q1 ウィンドウ時間ディレーティングの概念図 5-5 ウィンドウ時間ディレーティングの概念
DLP3940S-Q1 SubLVDS スイッチング パラメータ図 5-6 SubLVDS スイッチング パラメータ
DLP3940S-Q1 高速トレーニング スキャン ウィンドウ
注:詳細については、セクション 5.8 を参照してください。
図 5-7 高速トレーニング スキャン ウィンドウ
DLP3940S-Q1 SubLVDS 電圧パラメータ図 5-8 SubLVDS 電圧パラメータ
DLP3940S-Q1 SubLVDS 波形パラメータ図 5-9 SubLVDS 波形パラメータ
DLP3940S-Q1 SubLVDS 等価入力回路図 5-10 SubLVDS 等価入力回路
DLP3940S-Q1 LPSDR 入力ヒステリシス図 5-11 LPSDR 入力ヒステリシス
DLP3940S-Q1 LPSDR 読み出し図 5-12 LPSDR 読み出し
DLP3940S-Q1 出力伝搬測定用のテスト負荷回路
詳細については、セクション 5.6 を参照してください。
図 5-13 出力伝搬測定用のテスト負荷回路