JAJT258 February   2023 DLP6500FLQ , DLP650LNIR , DLP7000 , DLP7000UV , DLP9000X , DLP9000XUV , DLP9500 , DLP9500UV , DLPC410 , DLPC910

 

  1.   概要
  2. 1対象製品
  3. 2マスタ・シリアル・ペリフェラル・インターフェイスのフラッシュ構成方法
  4. 3SPI フラッシュの構成方法
    1. 3.1 構成ガイド
    2. 3.2 FPGA ピン配置情報
    3. 3.3 SPI フラッシュ構成方法をサポートする設計の詳細
    4. 3.4 SPI フラッシュのレイアウト接続
    5. 3.5 承認済みの SPI PROM
      1. 3.5.1 Virtex-5 向けに AMD Xilinx が承認した SPI フラッシュの最新リスト
      2. 3.5.2 Xilinx Support Forum (英語)
  5. 4一般的な質疑応答
  6. 5改訂履歴

3.5 承認済みの SPI PROM

Virtex-5 用に Xilinx が承認した SPI PROM のリストは、Xilinx ISE Impact Tool Version 14.1 のデバイス・リストに掲載されています。

注: PCB の再設計中は、既存のセキュア PROM (DLPR410、DLPR910) を設計にそのまま残し、構成 SPI フラッシュのレイアウト・サポートを追加するだけで済みます。