JAJU847B april   2021  – april 2023

 

  1.   概要
  2.   リソース
  3.   特長
  4.   アプリケーション
  5.   5
  6. 1システムの説明
  7. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 LMG342xR030
      2. 2.3.2 TMS320F28002x
      3. 2.3.3 OPA607
      4. 2.3.4 UCC21222
  8. 3ハードウェアのテスト要件とテスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
      1. 3.3.1 テスト手順
      2. 3.3.2 性能データ：効率、iTHD、力率
      3. 3.3.3 機能波形
        1. 3.3.3.1 電流検出と保護
        2. 3.3.3.2 電力段のスタートアップ波形と入力波形
        3. 3.3.3.3 AC 電圧降下テスト
        4. 3.3.3.4 サージ・テスト
        5. 3.3.3.5 EMI テスト
      4. 3.3.4 温度テスト
      5. 3.3.5 GaN FET のスイッチング波形
  9. 4設計とドキュメントのサポート
    1. 4.1 設計ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ドキュメントのサポート
    3. 4.3 サポート・リソース
    4. 4.4 商標
  10. 5著者について
  11. 6改訂履歴

2.2 設計上の考慮事項

デジタル電源設計には、出力段と制御段が含まれます。この設計の電力段の設計は、他のすべての昇圧 PFC 設計と類似しており、1kW、80 Plus Titanium、GaN CCM トーテム・ポール・ブリッジレス PFC およびハーフブリッジ LLC のリファレンス・デザイン (TIDA-010062) の設計プロセスと同様です。図 2-2 に、電力段の設計パラメータを示します。


GUID-20210309-CA0I-LML2-VRGL-L2TQLVNXR2QF-low.gif

図 2-2 電力段の設計パラメータ

制御段の設計には、以下の主な考慮事項があります。

  • 入力電流センシング

    トーテムポール PFC では、ほとんどの AC 電流センスに、ホール・センサなどの絶縁型電流センサ、絶縁型アンプ、電流トランスが使用されます。一般的に、アナログ絶縁はデジタル絶縁よりも困難です。たとえば、ホール・センサと絶縁型アンプでは、非絶縁型アンプと比較して、帯域幅が比較的狭く、伝搬遅延が長くなります。ただし、PWM ドライブの絶縁処理は非常に簡単です。この設計では、MCU のグランドが MOSFET レッグの中間点に変更されています。この小さな変更により、シャント抵抗を使用して非絶縁型アンプで電流を検出することが可能になります。

    50MHz GBW の OPA607 オペアンプを選択すると、MOSFET 上の電流ループ制御と過電流保護に役立ちます。入力電流センス比は 0.033V/A に設定され、センス範囲は -48A～+48A です。

  • DC リンク電圧検出

    コントローラのグランドを MOSFET レッグの中間に設定すると、DC リンクにコントローラのグランドに対して高い同相電圧が発生します。この同相電圧は抵抗デバイダを使用して適切に抑制する必要があり、この外乱を除去するためにアンプの CMRR を使用します。

    LM358B の 1 つのチャネルである CMRR 20µV/V を使用して、差動アンプ回路で DC リンク電圧を検出します。DC リンク電圧センス比は 0.0072 に設定され、センシング範囲は 0V～約 462V に設定されています。

  • 入力 AC 電圧検出

    AC ライン電圧は半サイクル間は負であるため、0V 入力は 1.65V 出力にオフセットする必要があります。LM358B のもう 1 つのチャネルは AC ライン電圧の検出に使用され、スケールを実行すると同時に 1.65V のオフセットを発生させます。AC 電圧センシング比は 0.0037 に設定され、センシング範囲は -471V～+471V に設定されています。

  • 入力 OCP (過電流保護)

    C2000 に統合されている CMPSS モジュールにより入力 OCP を実現できますが、この設計では MOSFET レッグ用の追加のハードウェア OCP は余分になります。入力電流は双方向なので、保護にはデュアル・チャネル・コンパレータが必要です。この設計では TLV3502 を使用して、ヒステリシス・ループで両方向の電流保護を設定します。保護スレッショルドは、ヒステリシスを使用して -48A および +50A に設定されます。

  • DC バス OVP (過電圧保護)

    DC バスの過電圧は非常に危険で、特性の劣化を引き起こすため、このリファレンス・デザインにはハードウェア OVP が含まれています。ファームウェア OVP が適切に機能することを検証する前に、これを強くお勧めします。このハードウェア OVP は、LM358B の 1 つのチャネルを使用して簡単に実装でき、OVP スレッショルドは 15V のヒステリシスで 445V に設定されます。

  • GaN FET の駆動

    この設計では、LMG3422EVM-043 GaN ハーフ・ブリッジ EVM をスイッチング・レッグとして使用します。この EVM ボードには、ハイサイドとローサイド両方の GaN FET 用に 2 個のアイソレータ ISO7741 と 2 個の SN6505 絶縁型 DC/DC が搭載されています。そのため、GaN ブリッジは MCU から直接駆動できます。

    注: EVM ボードの場合：LMG3422EVM-043 は、ISO7741 の VCC の MCU 側に 5V を使用します。これは 3.3V の MCU ロジックでも機能しますが、ロジック・レベルに合わせて 3.3V に変更する必要があります。
  • MOSFET の駆動

    コントローラのグランドは MOSFET レッグの中間に設定されるため、ハイサイド MOSFET がオンになるとローサイド MOSFET は -400V になります。この状況では、機能絶縁型ドライバが必要です。PCB レイアウト面積が非常に限られている場合は VLGA パッケージの UCC21225A も使用できますが、この設計では SO-16 パッケージの UCC21222 が最もコスト効率の高い選択肢です。UCC21222 と UCC21225A はどちらも、デッドタイム構成を使用してインターロック機能を実現できます。

  • 突入電流からの保護

    すべての PFC 段は、AC 電源オン時の突入電流に対処する必要があります。電流制限を実行するために、機械式リレーと抵抗または PTC がよく使用されます。ただし、電流が 16A を超えると、リレーが非常に大きくなり、選択が困難になります。この設計では、突入リレーが絶縁ドライブ付きの MOSFET に置き換えられています。MOSFET のボディ・ダイオードのため、ソースからドレインへの電流をブロックできません。これを回避するには、MOSFET を 2 個連続で使用し、突入 MOSFET を DC リンク側に配置する必要があります。