JAJU912 November   2023

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 LMG3422R030
      2. 2.2.2 ISO7741
      3. 2.2.3 AMC1306M05
      4. 2.2.4 AMC1035
      5. 2.2.5 TPSM560R6H
      6. 2.2.6 TPSM82903
  9. 3システム設計理論
    1. 3.1 パワー スイッチ
      1. 3.1.1 GaN-FET の選択基準
      2. 3.1.2 HVBUS のデカップリングと 12V ブートストラップ電源
      3. 3.1.3 GAN_FET のターンオン スルーレートの設定
      4. 3.1.4 PWM 入力フィルタとデッドタイムの計算
      5. 3.1.5 信号レベル シフト
      6. 3.1.6 LMG3422R030 故障通知
      7. 3.1.7 LMG3422R030 の温度監視
    2. 3.2 相電流のセンシング
      1. 3.2.1 シャント
      2. 3.2.2 AMC1306M05 のアナログ入力フィルタ
      3. 3.2.3 AMC1306M05 デジタル インターフェイス
      4. 3.2.4 AMC1306M05 電源
    3. 3.3 DC リンク (HV_BUS) 電圧の検出
    4. 3.4 位相電圧の検出
    5. 3.5 制御電源
    6. 3.6 MCU インターフェイス
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 PCB
      2. 4.1.2 MCU インターフェイス
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト設定
      1. 4.3.1 事前の注意事項
      2. 4.3.2 テスト方法
    4. 4.4 テスト結果
      1. 4.4.1 24V 入力制御電源
      2. 4.4.2 PWM から位相電圧スイッチ ノードまでの伝搬遅延時間
      3. 4.4.3 320VDC バス電圧でのスイッチ ノードの過渡応答
      4. 4.4.4 320VDC および 16kHz PWM での相電圧の直線性と歪み
      5. 4.4.5 インバータの効率と温度特性
        1. 4.4.5.1 効率の測定
        2. 4.4.5.2 320VDC、16kHz PWM、ヒートシンクなしでの熱解析と SOA
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
      3. 5.1.3 PCB レイアウトに関する推奨事項
        1. 5.1.3.1 レイアウト プリント
      4. 5.1.4 Altium プロジェクト
      5. 5.1.5 ガーバー ファイル
      6. 5.1.6 アセンブリの図面
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

3.1.5 信号レベル シフト

このデザインでは、GaN-FET のスイッチング速度は IGBT より高速であり、dV/dt スルーレートは 30V/ns またはそれ以上になることがあります。したがって、GaN-FET の dV/dt スルーレートに対応するには、同相過渡耐性 (CMTI) が 100V/ns (標準値) のデジタル アイソレータ (ISO7741F クワッド チャネル デジタル アイソレータなど) が必要になります。接尾辞 F が付いた ISO7741F は、入力電力または信号が失われた場合にデバイスの出力を Low に駆動する場合に便利です。‌ISO7741F は、1 つの PWM 信号用順方向チャネルと、対応する上側 GaN-FET の 3 つのフォルトおよび温度報告信号のための 3 つの逆方向チャネルを備えています。図 3-3‌ に示すように、本デバイスは、3.3V I/O 信号を、フローティング スイッチ ノードの GND (SW) を基準とする対応する上側 GaN-FET への 5V I/O 信号にレベル シフトします。

図 3-3 に示すように、この設計では、上側のデジタル アイソレータ U4 (ISO7741F) の 5V 電源を VCC1 に供給するのに 2 つの選択肢があります‌‌‌。外部 5V LDO (U13) を使用する場合 (この設計でのデフォルト構成)、抵抗 R60 とコンデンサ C64 を未実装にし、R59 を実装する必要があります。LMG3422R030 の内部 5V LDO (ピン LDO5V) から 5V を供給する場合、R59 を未実装にし、R60 と C64 を実装する必要があります。

TIDA-010255 上側 GaN-FET 用にデジタル アイソレータ を使ったレベル シフタの回路図図 3-3 上側 GaN-FET 用にデジタル アイソレータ を使ったレベル シフタの回路図

ISO7730F トリプル チャネル デジタル アイソレータは、ISO7741F と同じファミリに属しており、LMG4322R030 の下側 GaN-FET を使って、MCU からの 3.3V CMOS 信号を 5V CMOS 信号に変換すると同時に、下側と上側の PWM 信号の間の伝搬遅延を精度よく一致させます (図 3-4 を参照)。

TIDA-010255 下側 GaN-FET 用にデジタル アイソレータを使ったレベル シフタの回路図図 3-4 下側 GaN-FET 用にデジタル アイソレータを使ったレベル シフタの回路図