先進的な回路設計による革新

Rsp の縮小と RQ FoM の低下に伴う望ましくない副作用は、ドレイン電荷の減少が遷移損失につながることです。図 17 に示されるように、電圧オーバーシュートを固定的な量とすると、ドレイン電荷の減少によって、この降圧コンバータのターンオフ損失が大幅に大きくなることがわかります。このトレードオフが存在する関係上、新しい先進的なゲート・ドライバ IP (知的財産) によって、できるだけ早く MOSFET のスイッチングを行いながら、MOSFET の RQ FoM を改善する継続的なロードマップの中で、各 MOSFET を電気的な安全動作領域内に維持する必要があります。ドレイン電荷が減少すると、ドレイン - ソース間の固定的な電圧ストレスを維持するために、ターンオフ・エネルギーが増加します。

これらの考え方に沿って、TI が最近開発したゲート・ドライバ・ファミリの手法は、RQ FoM が小さい MOSFET であっても非常に高速なスイッチングを可能にしています。その結果、電荷損失と遷移損失を改善すると同時に、各 MOSFET を引き続き電気的な安全動作領域内に維持することができます。図 18 と図 19 の比較から理解できるように、ターンオフ・エネルギー損失を最大 79% 低減しながら、ピーク電圧ストレスを固定値に維持することが可能です。設計によっては、図 19 に示すように、この低減を実現すると、ピーク効率ポイントで最大 4% の効率上昇を達成できます。

先進的なゲート・ドライバ・テクノロジーに加え、トポロジーの革新を通じて電力密度を向上させる大きな機会も生じています。図 20 は、FC4L (flying capacitor four-level、フライング・コンデンサ 4 レベル) コンバータ・トポロジーを示しています。このトポロジーを採用すると、デバイスの電圧定格の低減を通じたデバイス FoM の改善や、磁気フィルタのサイズ縮小、熱分布の改善を含め、電力密度に関する多数の重要な利点を実現できます。図 21 に示すように、これらの利点は電力密度の向上につながります。SiC を使用する他のトポロジーと比較して、TI のソリューションはこの特定のトポロジーの採用に加え、GaN の利点や先進的なパッケージング・テクノロジーとの組み合わせを通じて、大幅な体積縮小を実現しています。TI の FC4L GaN ソリューションは、最高の電力密度を実現します。