JAJZ028A October   2017  – June 2025 MSP432E401Y , MSP432E411Y

 

  1.   1
  2. 1MSP432E4 SimpleLink™ マイクロコントローラ
    1. 1.1 はじめに
    2. 1.2 デバイスの命名規則
    3. 1.3 デバイスのマーキング
    4. 1.4 エラッタの概要
    5. 1.5 エラッタの説明
      1.      ADC#13
      2.      ADC#14
      3.      EPI#01
      4.      GPIO#09
      5.      GPTM#09
      6.      GPTM#15
      7.      HIB#10
      8.      HIB#16
      9.      HIB#18
      10.      HIB#19
      11.      MEM#07
      12.      MEM#15
      13.      MEM#16
      14.      PWM#04
      15.      PWM#05
      16.      PWM#06
      17.      QEI#01
      18.      SSI#03
      19.      SSI#05
      20.      SSI#06
      21.      SSI#07
      22.      SSI#08
      23.      SYSCTL#03
      24.      SYSCTL#18
      25.      SYSCTL#24
      26.      USB#04
      27.      WDT#08
    6. 1.6 付録 1
    7. 1.7 付録 2
  3. 2商標
  4. 3改訂履歴

SSI#07

SSI 送信割り込みステータスビットがラッチされません

説明

SSI 送信割り込みステータスビットが正しく動作しません。

  • マスターモードで、送信 FIFO が半分以下の場合に割り込みが有効です。SSIMIS は TXFIFO が FIFO スレッショールドの半分を下回るたびにアサートされ、SSIICR レジスタを使用して割り込み状態をクリアしても、割り込みが常にアサートされます

回避方法

バッファから SSIDR への転送が完了した際の割り込みハンドラで、SSIIM.TXIM をクリアしてそれ以上の割り込みを停止してください。送信に次の割り込みセットが必要な場合、SSIIM.TXIM ビットを設定してください。