説明

Divisor およびソースクロック構成 (DIVSCLK) レジスタで、DIV ビットフィールドが 0x0 (1 分周) の場合、GPIO へのクロック出力が期待される値ではありません。

• DIV ビットフィールドがコードでまだ調整されていない場合、クロック周波数は SRC ビットフィールドで定義されたクロックソースを 32 で割った値になります。たとえば、SRC = 0x1 (PIOSC) および DIV = 0x0 の場合、GPIO へのクロック出力は PIOSC から導出される 500 kHz の周波数になります。
• DIV ビットフィールドがコード内で既に調整されている場合、クロック周波数は SRC ビットフィールドで定義されたクロックソースを、以前の DIV ビットフィールド値で割った値になります。たとえば、SRC = 0x1 (PIOSC) かつ DIV が以前 0x1 (2 分周) であった後、0x0 に書き込まれた場合、GPIO へのクロック出力は PIOSC から導出される 8MHz の周波数になります。

回避方法

ソースのクロック精度が問題でない場合、ゼロでない DIV 値と異なる SRC 値を使用して特定の周波数を実現できます。たとえば、16MHz クロックを実現するには、SRC = 0x1 (PIOSC) および DIV = 0x0 の代わりに、SRC = 0x0 (システムクロック) および対応する DIV 値 (システムクロックが 80MHz の場合、DIV = 0x4 (5 分周)) を使用してください。