5 採用降取進行適當頻率規劃的優點

有效的頻率規劃可提供多項優勢，以強化接收器系統設計。其中一個優點是可改善突波抑制。數位降取濾波器可有效衰減突波，通常可達– 85dBFS 左右的抑制等級，因此可提升訊號性能，並更妥善運用 ADC 動態範圍以達預期訊號，而非頻外雜散雜訊。

另一個優點是可減少 ADC 的資料輸送量。透過降取降低 ADC 的輸出資料率，您即可讓 ADC 與速度更低、體積更小且更具成本效益的 FPGA 介接。減少傳輸資料不僅簡化了硬體需求，也讓系統能以雙頻或四頻運作，因此可同時取樣多個射頻(RF)頻帶。

在軟體中完全重新配置系統的能力，是在 ADC 上使用降取的另一個重要優勢。您可規劃 ADC 和 FPGA 間的硬體介面，以支援系統預期的最大資料速率，進而協助在較低資料速率或較窄頻寬下操作許多其他系統。軟體可重新配置的系統對於需要部署到多個方案中的應用程式尤其重要。

資源節省也是有效頻率規劃的顯著成果。不論是高速序列資料通道或低電壓差動訊號對，只需較少輸出通道，就能節省 ADC 和 FPGA 上的寶貴引腳，進而提高利用率。這在具有印刷電路板面積和功率限制的高通道系統中尤為重要。