6 輸出肖特基二極體選擇

圖 8 顯示將 OUT 接腳移動至低於接地時，IC 內部可能發生的事件順序。寄生 PN 接點二極體開始導通，將自由電子注入基板。這些自由電子會干擾其他可能重設 IC 或導致閂鎖效應事件的控制單元。若流經寄生 PN 接面二極體的導通電流過大，可能會造成 EOS 並導致 EIPD。

為避免發生前述問題，您可降低 OUT 接腳的峰值負電壓，或限制流經 OUT 接腳的電流。在 OUT 接腳附近增加輸出電容器可吸收負電壓突波的部分能量，並控制電壓轉換速率以限制峰值負電壓。在 OUT 接腳處增加低順向電壓的肖特基二極體可提供替代電流路徑，並限制流經 IC 的電流。

有效箝位需要結合電容器與肖特基二極體。雖然較高輸出的電容器會有所幫助，但在選擇肖特基二極體時請遵循以下準則：

• DC 阻斷電壓必須大於最大輸入操作電壓。
• 所選二極體的非重複尖峰順向突波電流必須高於 I_P。
• I_P 的順向壓降必須在 OUT 接腳的絕對最大額定值範圍內（TPS25984B 的額定值為 -1V）。

在本應用中，我們並聯使用了兩個 Diodes Incorporated 公司的 SBR10U45SP5 [6] 二極體。

圖 9 顯示 TPS25984B 解決方案中有無肖特基二極體的輸出箝位性能。

處理高電流熱插拔解決方案時，二次保護（如 圖 10 所示）可將輸出時的肖特基二極體需求降到最低。如您所見，D1 會吸收負電壓暫態中的大部分能量。增加 47Ω 等小值電阻器 (R1) 和 SS13 等二極體 (D2) 將會大幅限制剩餘能量。