Inicio Lógica y traducción de voltaje Traductores de tensión y desplazadores de nivel Conversión de tensión
Inicio
Lógica y traducción de voltaje
Traductores de tensión y desplazadores de nivel
Conversión de tensión

SN74GTL2014

ACTIVO

Transceptor LVTTL a GTL de 4 bits

Haga su pedido ahora
Hoja de datos

SN74GTL2014

ACTIVO
Haga su pedido ahora

Detalles del producto

Bits (#) 4 Data rate (max) (Mbps) 100 Topology Open drain, Push-Pull Direction control (typ) Fixed-direction Vin (min) (V) 3 Vin (max) (V) 3.6 Vout (min) (V) 0.8 Vout (max) (V) 3.6 Applications GTL, SDIO Features Overvoltage tolerant inputs Technology family GTL Supply current (max) (mA) 10 Rating Catalog Operating temperature range (°C) -40 to 85
Bits (#) 4 Data rate (max) (Mbps) 100 Topology Open drain, Push-Pull Direction control (typ) Fixed-direction Vin (min) (V) 3 Vin (max) (V) 3.6 Vout (min) (V) 0.8 Vout (max) (V) 3.6 Applications GTL, SDIO Features Overvoltage tolerant inputs Technology family GTL Supply current (max) (mA) 10 Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm)
  • Operates as a GTL–/GTL/GTL+ to LVTTL or LVTTL to GTL–/GTL/GTL+ Translator
  • The LVTTL Inputs are Tolerant up to 5.5 V Allowing Direct Access to TTL or 5 V CMOS
  • The GTL Input/Output Operate up to 3.6 V, Allowing the Device to be Used in High Voltage Open-Drain Applications
  • VREF Goes Down to 0.5 V for Low Voltage CPU Usage
  • Partial Power-Down Permitted
  • Latch-up Protection Exceed 500 mA per JESD78
  • Package Option: TSSOP14
  • –40°C to 85°C Operating Temperature Range
  • ESD Protection on All Terminals
    • 2000 V HBM, JESD22-A114
    • 1000 V CDM, IEC61000-4-2
  • Operates as a GTL–/GTL/GTL+ to LVTTL or LVTTL to GTL–/GTL/GTL+ Translator
  • The LVTTL Inputs are Tolerant up to 5.5 V Allowing Direct Access to TTL or 5 V CMOS
  • The GTL Input/Output Operate up to 3.6 V, Allowing the Device to be Used in High Voltage Open-Drain Applications
  • VREF Goes Down to 0.5 V for Low Voltage CPU Usage
  • Partial Power-Down Permitted
  • Latch-up Protection Exceed 500 mA per JESD78
  • Package Option: TSSOP14
  • –40°C to 85°C Operating Temperature Range
  • ESD Protection on All Terminals
    • 2000 V HBM, JESD22-A114
    • 1000 V CDM, IEC61000-4-2

The SN74GTL2014 is a 4-channel translator to interface between 3.3-V LVTTL chip set I/O and Xeon processor GTL–/GTL/GTL+ I/O.

The SN74GTL2014 integrates ESD protection cells on all terminals and is available in a TSSOP package (5.0 mm × 4.4 mm). The device is characterized over the free air temperature range of –40°C to 85°C.

The SN74GTL2014 is a 4-channel translator to interface between 3.3-V LVTTL chip set I/O and Xeon processor GTL–/GTL/GTL+ I/O.

The SN74GTL2014 integrates ESD protection cells on all terminals and is available in a TSSOP package (5.0 mm × 4.4 mm). The device is characterized over the free air temperature range of –40°C to 85°C.

filter Buscar otro/a Conversión de tensión
Descargar Ver vídeo con transcripción Video

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 15
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos SN74GTL2014 4-Channel LVTTL to GTL Transceiver datasheet (Rev. A) PDF | HTML 16/10/2014
Guía de selección Logic Guide (Rev. AC) PDF | HTML 13/11/2025
Nota sobre la aplicación Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 12/07/2024
Nota sobre la aplicación Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 3/07/2024
Guía de selección Voltage Translation Buying Guide (Rev. A) 15/04/2021
Nota sobre la aplicación Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards (Rev. B) 30/04/2015
Nota sobre la aplicación Selecting the Right Level Translation Solution (Rev. A) 22/06/2004
Nota sobre la aplicación Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 10/05/2002
Nota sobre la aplicación Logic in Live-Insertion Applications With a Focus on GTLP 14/01/2002
Nota sobre la aplicación Achieving Maximum Speed on Parallel Buses With Gunning Transceiver Logic (GTLP) 5/04/2001
Nota sobre la aplicación Basic Design Considerations for Backplanes (Rev. B) 5/04/2001
Nota sobre la aplicación Fast GTLP Backplanes With the GTLPH1655 (Rev. A) 19/09/2000
Nota sobre la aplicación GTLP in BTL Applications 31/07/2000
Nota sobre la aplicación High-Performance Backplane Design With GTL+ (Rev. A) 25/10/1999
Nota sobre la aplicación GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic (Rev. A) 1/03/1997

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

14-24-LOGIC-EVM — Módulo de evaluación genérico de productos lógicos para encapsulados D, DB, DGV, DW, DYY, NS y PW de

El módulo de evaluación (EVM) 14-24-LOGIC-EVM está diseñado para admitir cualquier dispositivo lógico que se encuentre en un encapsulado D, DW, DB, NS, PW, DYY o DGV de 14 a 24 pines.

Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Modelo de simulación

SN74GTL2014 IBIS Model

SCLM111.ZIP (24 KB) - Modelo IBIS
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
TSSOP (PW) 14 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos