Inicio Lógica y traducción de voltaje Traductores de tensión y desplazadores de nivel Traductores de tensión para aplicaciones específicas
Inicio
Lógica y traducción de voltaje
Traductores de tensión y desplazadores de nivel
Traductores de tensión para aplicaciones específicas

SN74GTL3004

ACTIVO

Referencia de tensión GTL seleccionable

Haga su pedido ahora
Hoja de datos

SN74GTL3004

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Technology family GTL Applications GTL Rating Catalog Operating temperature range (°C) -40 to 85
Technology family GTL Applications GTL Rating Catalog Operating temperature range (°C) -40 to 85
SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • VDD Range: 3.0 V to 3.6 V
  • VTT Range: 1 V to 1.3 V
  • Provides Selectable GTL VREF
    • 0.615 × VTT
    • 0.63 × VTT
    • 0.65 × VTT
    • 0.67 × VTT
  • ±1% Resistor Ratio Tolerance
  • Ambient Temperature Range: -40°C to 85°C
  • ESD Protection Exceeds the Following Levels Tests (Tested Per JESD-22):
    • 2500-V Human-Body Model
      (A114-B, Class II)
    • 250-V Machine Model (A115-A)
    • 1500-V Charged-Device Model (C101)
  • VDD Range: 3.0 V to 3.6 V
  • VTT Range: 1 V to 1.3 V
  • Provides Selectable GTL VREF
    • 0.615 × VTT
    • 0.63 × VTT
    • 0.65 × VTT
    • 0.67 × VTT
  • ±1% Resistor Ratio Tolerance
  • Ambient Temperature Range: -40°C to 85°C
  • ESD Protection Exceeds the Following Levels Tests (Tested Per JESD-22):
    • 2500-V Human-Body Model
      (A114-B, Class II)
    • 250-V Machine Model (A115-A)
    • 1500-V Charged-Device Model (C101)

The SN74GTL3004 provides for a selectable GTL Voltage Reference (GTL VREF). The value of the GTL VREF can be adjusted using S0 and S1 select pins.

The S0 and S1 pins contain glitch-suppression circuitry for excellent noise immunity. When left floating, the S0 and S1 control input pins have 100-kµ pullups that set the GTL VREF default value to the 0.67 × VTT ratio
(S0 = 1 and S1 =1).

The SN74GTL3004 provides for a selectable GTL Voltage Reference (GTL VREF). The value of the GTL VREF can be adjusted using S0 and S1 select pins.

The S0 and S1 pins contain glitch-suppression circuitry for excellent noise immunity. When left floating, the S0 and S1 control input pins have 100-kµ pullups that set the GTL VREF default value to the 0.67 × VTT ratio
(S0 = 1 and S1 =1).
filter Buscar otro/a Traductores de tensión para aplicaciones específicas
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 14
Tipo Título Fecha
* Data sheet Selectable GTL Voltage Reference datasheet (Rev. A) 01 abr 2008
Application note Understanding Transient Drive Strength vs. DC Drive Strength in CMOS Output Buffers PDF | HTML 14 may 2024
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 26 jul 2021
Selection guide Voltage Translation Buying Guide (Rev. A) 15 abr 2021
Selection guide Logic Guide (Rev. AB) 12 jun 2017
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 02 dic 2015
User guide LOGIC Pocket Data Book (Rev. B) 16 ene 2007
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 jul 2004
Application note TI IBIS File Creation, Validation, and Distribution Processes 29 ago 2002
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 10 may 2002
User guide GTLP/GTL Logic High-Performance Backplane Drivers Data Book (Rev. A) 15 sep 2001
Selection guide Advanced Bus Interface Logic Selection Guide 09 ene 2001
Application note GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic (Rev. A) 01 mar 1997
Application note Understanding Advanced Bus-Interface Products Design Guide 01 may 1996

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

5-8-LOGIC-EVM — Módulo de evaluación lógica genérico para encapsulados DCK, DCT, DCU, DRL y DBV de 5 a 8 pines

Módulo de evaluación (EVM) flexible diseñado para admitir cualquier dispositivo que tenga un encapsulado DCK, DCT, DCU, DRL o DBV en un recuento de 5 a 8 pines.
Guía del usuario: PDF
No disponible en TI.com
Modelo de simulación

HSPICE Model for SN74GTL3004

SCBJ169.ZIP (92 KB) - HSpice Model
Descargar
Paquete Pasadores Descargar
SOT-SC70 (DCK) 6 Ver opciones
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos