パッケージ情報
| パッケージ | ピン数 VQFN (RGZ) | 48 |
| 動作温度範囲 (℃) -40 to 85 |
| パッケージ数量 | キャリア 250 | SMALL T&R |
ADS6224 の特徴
- 最大サンプリング･レート：125 MSPS
- 分解能：12ビットノー･ミッシング･コード
- 同時サンプル/ホールド
- 3.5dB Coarseゲイン、最大6dBプログラム可変Fineゲイン、SFDR/SNRトレードオフ
- シリアルLVDS出力、プログラム可能な内部終端オプション
- クロック入力：正弦波、LVCMOS、LVPECL、LVDS、最小振幅400mVpp
- 内部リファレンス、外部リファレンス
- リファレンス用外部デカップリング不要
- 3.3Vアナログ/デジタル電源
- 48ピンQFNパッケージ（7mm × 7mm）
- ピン･コンパチブルの1 4 ビット･ファミリー（ADS624X - SLAS542）
- 機能互換の4チャネル･ファミリー（ADS644X -SLAS531およびADS642X - SLAS532）
- アプリケーション
- 基地局IF受信器
- ダイバーシティ受信器
- 医療用イメージング
- 試験装置
ADS6224 に関する概要
ADS6225/ADS6224/ADS6223/ADS6222（ADS622X）は、高性能の12ビット125/105/80/65 MSPSデュアル･チャネルA/Dコンバ ータのファミリーです。シリアルLVDSデータ出力によってインターフェイスのライン数を減らし、コンパクトな48ピン QFNパッケージ（7mm × 7mm）で提供されるため、システム集積密度を高めることができます。3.5dBのCoarseゲイン･オプシ ョンにより、SNRをほとんど劣化させることなくSFDR特性の向上が可能です。Coarseゲイン（ゲイン粗調整）に加えて、 1dB単位で6dBまでプログラム可能なFineゲイン（ゲイン微調整）･オプションも用意されています。
出力インターフェイスは2線式であり、各ADCデータがシリアル化されて2つのLVDSペア信号として出力されます。これによ り、シリアル･データ･レートを（1線式インターフェイスと比べて）半分にし、1Gbps未満に制限することが可能となり、受信 側の設計が容易になります。また、ADS622Xには、より低いサンプリング周波数用に従来の1線式インターフェイスも備えら れています。
内部のフェーズ･ロック･ループ（PLL）により、ADCサンプリング･クロック入力を逓倍してビット･クロックを生成します。こ のビット･クロックを使用して、各チャネルからのADCデータをシリアル化します。シリアル･データ･ストリームに加えて、フ レーム･クロックとビット･クロックもLVDS出力として送信されます。LVDS出力バッファには、プログラム可能なLVDS電流や 、電流2倍モード、内部終端オプションなどの機能があります。これらの機能を使用して、アイ開口部を広げ、信号の完全性を向 上させることで、受信側でのデータの取り込みが容易になります。
ADCチャネル出力は、2の補数またはストレート･バイナリ形式によりMSBファーストまたはLSBファーストで送信できます。
ADS622Xは内部リファレンスを備えていますが、外部リファレンス･モードもサポートできます。デバイスの仕様は、産業用温 度範囲（–40°C～85°C）で規定されています。