ADC12D1800
- Configurable to Either 3.6 GSPS Interleaved or 1.8 GSPS Dual ADC
- Pin-Compatible with ADC10D1000/1500 and ADC12D1000/1600
- Internally Terminated, Buffered, Differential Analog Inputs
- Interleaved Timing Automatic and Manual Skew Adjust
- Test Patterns at Output for System Debug
- Programmable 15-bit Gain and 12-bit Plus Sign Offset
- Programmable tAD Adjust Feature
- 1:1 Non-Demuxed or 1:2 Demuxed LVDS Outputs
- AutoSync Feature for Multi-Chip Systems
- Single 1.9-V ± 0.1-V Power Supply
- Key
Specifications
- Resolution: 12 Bits
- Interleaved 3.6 GSPS
ADC
- Noise Floor Density –153.5 dBm/Hz (typ)
- IMD3 –61 dBFS (typ)
- Noise Power Ratio 48.5 dB (typ)
- Power 4.4 W (typ)
- Full Power Bandwidth 1.75 GHz (typ)
- Dual 1.8 GSPS ADC, Fin =
125MHz
- ENOB: 9.4 (typ)
- SNR 58.5 dB (typ)
- SFDR 73 dBc (typ)
- Power 4.4 W (typ)
- Full Power Bandwidth 2.8 GHz (typ)
The 12-bit, 3.6 GSPS ADC12D1800 is the latest advance in TI’s Ultra-High-Speed ADC family and builds upon the features, architecture and functionality of the 10-bit GHz family of ADCs.
The ADC12D1800 provides a flexible LVDS interface which has multiple SPI programmable options to facilitate board design and FPGA/ASIC data capture. The LVDS outputs are compatible with IEEE 1596.3-1996 and supports programmable common mode voltage.
The product is packaged in a leaded or lead-free 292-ball thermally enhanced BGA package over the rated industrial temperature range of –40°C to +85°C.
To achieve full rated performance for fCLK > 1.6 GHz, write the maximum power settings one time to Register 6h through the serial interface; see Section 5.6.1 for more information.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | ADC12D1800 12-Bit, Single 3.6 GSPS Ultra High-Speed ADC datasheet (Rev. Q) | PDF | HTML | 2017/5/17 | ||
| 應用說明 | AN-2132 Synchronizing Multiple GSPS ADCs in a System: The AutoSync Feature (Rev. G) | 2017/2/3 | ||||
| 應用說明 | Maximizing SFDR Performance in the GSPS ADC: Spur Sources and Methods of Mitigat | 2013/12/9 | ||||
| 應用說明 | AN-2128 ADC1xD1x00 Pin Compatibility (Rev. C) | 2013/5/1 | ||||
| 使用指南 | Schematic and Layout Recommendations for the GSPS ADC | 2013/4/29 | ||||
| 應用說明 | AN-2177 Using the LMH6554 as a ADC Driver (Rev. A) | 2013/4/26 | ||||
| 應用說明 | From Sample Instant to Data Output: Understanding Latency in the GSPS ADC | 2012/12/18 | ||||
| Product overview | ADC12D1x00 12-bit ADC Family: Ultra High-Speed 12-bit ADCs up to 3.6 GSPS | 2012/5/16 | ||||
| 使用指南 | 12-Bit, Dual 1.6/1.8 GSPS or Single 3.2/3.6 GSPS Ref Bd User Guide | 2012/1/25 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADC-LD-BB — ADC 低失真平衡不平衡轉換器基板
配備 GSPS 類比轉數位轉換器 (ADC) 參考電路板的硬體套件中隨附一個 ADC-LD-BB 電路板。由於 ADC1xDxx00RB 的類比輸入為差動，且大多數訊號來源皆為單端，因此這些平衡不平衡轉換器板通常用於實現單端至差動轉換。若 I 和 Q 輸入同時以類似訊號驅動，可能需要額外的相同類型的平衡不平衡轉換器板。
順便一提，此平衡不平衡轉換器板也可用於進行差分至單端轉換。例如，在探索 GSPS ADC 參考電路板上的自動同步功能時，可能會在觀察單端範圍上的 DCLK± 或 RCOUT± 訊號時，使用此平衡不平衡轉換器基板。
ADC-LD-BB 使用 Anaren® 的 (...)
ABACO-3P-FMC160 — Abaco Systems® 類比 1 通道寬頻輸入/輸出 ADC/DAC FPGA 夾層介面卡
Abaco FMC160 提供一個 12 位元 3.6-GSPS 類比數位轉換器 (ADC) 和一個 14 位元 5.7GSPS 數位類比轉換器 (DAC)。本模組強調德州儀器 ADC12D1800 雙通道、12 位元、1.6 GSPS ADC 於子卡中，具備使用低電壓差分訊號 (LVDS) 資料轉換器數位介面的 FPGA 夾層介面卡 (FMC) 連接器。
FMC160 在機械和電氣方面均符合 FMC 標準 (ANSI/VITA 57.1)。該卡透過標準高針腳數 (HPC) 連接器連接到 FPGA 載卡。類比訊號為 AC 耦合，連接至前面板上的 MMCX 或 SSMC 同軸連接器。
WAVEVISION5 — WaveVision 5 Software
WaveVision 5 software is part of the WaveVision evaluation system that also includes WaveVision 5 Data Capture Board. The WaveVision 5 system is an easy-to-use data acquisition and analysis tool, designed to help users evaluate Texas Instruments' Signal Path solutions.
While WaveVision 5 software (...)
TIDA-00071 — 每秒千兆次取樣 (GSPS) ADC 的電路圖和佈線圖建議
此參考設計是提供系統設計師在其系統中使用 GSPS ADC 之電路圖和佈線圖的指南。請將此參考設計與產品規格表一起使用 —— 產品規格表始終是最終權威。此外，ADC1xDxxxx(RF)RB 參考電路板也提供實用的參考設計。參考電路板的所有設計來源檔案以及 ADC 的 CAD/CAE 符號，都可在產品網頁或 TI-Designs 上下載。就本文件而言，ADC 或 GSPS ADC 係指 (...)
TIDA-00113 — 以單通道或雙通道模式驅動 GSPS ADC，適用於高頻寬應用
This design is intended to help the system designer in understanding tradeoffs and optimizing implementation for driving the Giga-Sample-Per-Second ADC with balun configurations for wideband applications. The tradeoffs considered include balun construction, insertion loss, dynamic (...)
TIDA-00479 — 適用於 GSPS ADC 的最佳時鐘來源參考設計
ADC12D1600RFRB 參考設計提供了一個平台，用於展示包含時脈、電源管理和訊號處理的高速數位器應用。此參考設計採用 1.6 GSPS ADC12D1600RF 裝置、板載 FPGA Xilinx Virtex 4 和高效能時脈合成器 LMX2531，以滿足 9 位元 ENOB 高速數位器的系統需求。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| PBGA (NXA) | 292 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。