CD74HCT574
- Buffered inputs
- Common three-state output enable control
- Three-state outputs
- Bus line driving capability
- Typical propagation delay (clock to Q) = 15 ns at VCC = 5 V, CL = 15 pF, TA = 25℃
- Fanout (over temperature range)
- Standard outputs: 10 LSTTL loads
- Bus driver outputs: 15 LSTTL loads
- Wide operating temperature range: –55℃ to 125℃
- Balanced propagation delay and transition times
- Significant power reduction compared to LSTTL Logic ICs
- HC types
- 2-V to 6-V operation
- High noise immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5 V
- HCT types
- 4.5-V to 5.5-V Operation
- Direct LSTTL input logic compatibility, VIL = 0.8 V (max), VIH = 2 V (min)
- CMOS input compatibility, II ≤ 1µA at VOL, VOH
沒有此產品的詳細資訊。
您可能會感興趣的類似產品
針腳對針腳的功能與所比較的裝置相同。
技術文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 2
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | CDx4HC374 High-Speed CMOS Logic Octal D-Type Flip-Flop, 3-State Positive-Edge Triggered datasheet (Rev. E) | PDF | HTML | 2022/10/14 | ||
| 應用說明 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組
14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| SOIC (DW) | 20 | Ultra Librarian |
| PDIP (N) | 20 | Ultra Librarian |
| TSSOP (PW) | 20 | Ultra Librarian |