首頁 邏輯元件和電壓轉換 邏輯閘 OR 閘
首頁
邏輯元件和電壓轉換
邏輯閘
OR 閘

SN74AHC1G32

現行

1 通道、2 輸入、2-V 至 5.5-V 高速 (9 ns) OR 閘

立即訂購
產品規格表

SN74AHC1G32

現行
產品規格表 立即訂購

產品詳細資料

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 110 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 110 Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • Operating range of 2V to 5.5V
  • Max tpd of 6.5ns at 5V
  • Low power consumption, 10µA max ICC
  • ±8mA output drive at 5V
  • Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
  • Latch-up performance exceeds 250mA per JESD 17
  • Operating range of 2V to 5.5V
  • Max tpd of 6.5ns at 5V
  • Low power consumption, 10µA max ICC
  • ±8mA output drive at 5V
  • Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
  • Latch-up performance exceeds 250mA per JESD 17

The SN74AHC1G32 device is a single 2-input positive-OR gate. The device performs the Boolean function Y = A + B or Y = /A • /B in positive logic.

The SN74AHC1G32 device is a single 2-input positive-OR gate. The device performs the Boolean function Y = A + B or Y = /A • /B in positive logic.
filter 尋找其它 OR 閘
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 20
重要文件 類型 標題 格式選項 日期
* Data sheet SN74AHC1G32 Single 2-Input Positive-OR Gate datasheet (Rev. Q) PDF | HTML 2024年 4月 16日
Selection guide Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
Application note Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
Design guide AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
Application note Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
Product overview Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note Live Insertion 1996年 10月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
模擬型號

SN74AHC1G32 Behavioral SPICE Model

SCLM268.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74AHC1G32 IBIS Model

SCLM006.ZIP (13 KB) - IBIS Model
下載
模擬型號

SN74AHC1G32H IBIS Model

SCLM040.ZIP (6 KB) - IBIS Model
下載
模擬型號

SN74AHC1G32H IBIS Model

SCLM041.ZIP (5 KB) - IBIS Model
下載
模擬型號

SN74AHC1G32H IBIS Model

SCLM042.ZIP (6 KB) - IBIS Model
下載
模擬型號

SN74AHC1G32H IBIS Model

SCLM043.ZIP (5 KB) - IBIS Model
下載
參考設計

PMP10711 — 適用於多軌輸出的簡單六通道電源排序參考設計

PMP10711 is a 6-channel power supply sequencer that utilizes two LM3880 3-channel sequencer ICs. The design uses an external AND gate and OR gate to power up and power down all 6 channels in sequential fashion. This is useful in cases when up to 6 power rails need to be sequenced during power up (...)
Test report: PDF
電路圖: PDF
參考設計

TIDEP0056 — 在 BeagleBone Black 上使用 PRU-ICSS 進行熱感列印的參考設計

可編程即時單元 — 工業通訊子系統 (PRU-ICSS) 是 AM335x SoC 的多用途元件，即使在執行非確定性作業系統，也可實現即時、確定性且快速的 GPIO 控制。此參考設計提供 PRU-ICSS 的具體使用案例與實作，可直接控制熱敏式印表機模組。  包含適用於 ARM 至 PRU 通訊的 C 程式碼範例，可驅動熱敏列印頭元件和步進馬達的即時 GPIO 針腳控制，以及 Pinmux 配置。
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片