產品詳細資料

Technology family AUP Number of channels 1 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Number of channels 1 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
SOT-SC70 (DCK) 5 4.2 mm² (2 mm × 2.1 mm) USON (DRY) 6 1.45 mm² (1.45 mm × 1 mm) X2SON (DPW) 5 0.64 mm² (0.8 mm × 0.8 mm) SOT-23 (DBV) 5 8.12 mm² (2.9 mm × 2.8 mm) X2SON (DSF) 6 1 mm² (1 mm × 1 mm) DSBGA (YZP) 5 2.1875 mm² (— mm × — mm) DSBGA (YFP) 4 1 mm² (— mm × — mm) SOT-5X3 (DRL) 5 2.56 mm² (1.6 mm × 1.6 mm)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 1 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot
    <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typ at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 3.3 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 1 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot
    <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typ at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 3.3 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)

The SN74AUP1G07 device is a single buffer gate with open drain output that operates from 0.8 V to 3.6 V.

The SN74AUP1G07 device is a single buffer gate with open drain output that operates from 0.8 V to 3.6 V.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
針腳對針腳的功能與所比較的裝置相同。
SN74LVC1G07 現行 具有開漏輸出的單一 1.65-V 至 5.5-V 緩衝器 Voltage range 1.65V to 5.5V, average propagation delay 5.5ns, average drive strength 24mA
SN74AUC1G02 現行 單路 2 輸入、0.8-V 至 2.7-V 高速 NOR 閘 Voltage range 0.8V to 2.7V, average propagation delay 1.7ns, average drive strength 9mA
SN74AUC1G07 現行 具有開漏輸出的單路 0.8-V 至 2.7-V 高速緩衝器 Voltage range 0.8V to 2.7V, average propagation delay 1.7ns, average drive strength 9mA
SN74AUC1G86 現行 單路 2 輸入、0.8-V 至 2.7-V 高速 XOR (exclusive OR) 閘 Voltage range 0.8V to 2.7V, average propagation delay 1.7ns, average drive strength 9mA

技術文件

找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 3
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 SN74AUP1G07 Low-Power Single Buffer/Driver With Open-Drain Outputs datasheet (Rev. J) PDF | HTML 2013/12/13
Application brief Understanding Schmitt Triggers (Rev. B) PDF | HTML 2025/4/17
應用說明 Designing and Manufacturing with TI's X2SON Packages 2017/8/23

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM

支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。

使用指南: PDF | HTML
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

SN74AUP1G07 Behavioral SPICE Model

SCEM691.ZIP (7 KB) - PSpice 模型
支援產品和硬體
模擬型號

SN74AUP1G07 IBIS Model

SCEM443.ZIP (48 KB) - IBIS 模型
支援產品和硬體
參考設計

TIDA-00570 — 適用於工業 3D 列印和數位印刷的高速 DLP 子系統參考設計

高速 DLP® 子系統參考設計為需要高解析度、卓越速度和生產可靠性的工業數位光刻和 3D 列印應用提供系統級 DLP 開發電路板設計。該系統設計透過整合最高解析度的 DLP 數位微鏡裝置 DLP9000X 和最快的數位控制器 DLPC910,實現了最大的輸送量。該組合擁有超過 400 萬個微鏡(WQXGA 解析度),可實現超過 60 吉位元組每秒 (Gbps) 的持續流式資料速率。DLPC910 數位控制器除了提供全訊框輸入外,還為設計師提供具有隨機行尋址的進階像素控制。這一額外靈活性為工業、醫療、安全、電信和儀器應用提供了多樣化的架構。

支援產品和硬體
參考設計

TIDA-01226 — 採用 DLP Pico 技術的精巧型 Full HD 1080p (高達 16 安培) 投影顯示參考設計

這款參考設計配備 DLP Pico™ 0.47 吋 TRP Full-HD 1080p 顯示晶片組,並在 DLP LightCrafter Display 4710 G2 評估模組 (EVM) 中實作,可讓 Full-HD 解析度用於投影顯示應用,例如配件投影機、無螢幕顯示器、互動式顯示器、穿戴式裝置(包括頭戴式顯示器)、看板、工業和醫療顯示器。此設計採用的晶片組包括 DLP4710 (.47 1080p) DMD、DLPC3439 顯示控制器及 DLPA3005 PMIC/LED 驅動器。
支援產品和硬體
參考設計

TIDA-01571 — 採用 DLP® 技術且具有增強亮度的可攜式低功耗 HD 顯示器參考設計

此顯示參考設計採用 DLP Pico™ 0.3 英吋 TRP HD 720p 顯示晶片組,並運用於 DLP LightCrafter™ Display 3010-G2 評估模組 (EVM)。可在投影顯示應用中使用 HD 解析度,如行動智慧型電視、虛擬助手行動投影機、數位看板等。此設計採用 DLP3010 晶片組,包括 DLP3010 720p 數位微鏡裝置 (DMD)、DLPC3433 顯示控制器和 DLPA3000 PMIC/LED 驅動器。
支援產品和硬體
參考設計

TIDA-080002 — 超便攜、低功耗 DLP® Pico™ qHD 顯示器參考設計

0.23qHD DLP 晶片組是一款平價的平台,可搭配嵌入式主機處理器使用 DLP 技術。此參考設計中整合了此晶片組,可為各種應用提供低功耗,隨選自由形式子系統顯示。
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
DSBGA (YZP) 5 Ultra Librarian
DSBGA (YFP) 4 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片