首頁 邏輯和電壓轉換 邏輯閘 XOR (exclusive OR) 閘
首頁
邏輯和電壓轉換
邏輯閘
XOR (exclusive OR) 閘

SN74LVC1G86

現行

單路 2 輸入、1.65-V 至 5.5-V XOR (exclusive OR) 閘

立即訂購
產品規格表

SN74LVC1G86

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.
open-in-new 尋找其它 XOR (exclusive OR) 閘
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
引腳對引腳的功能與所比較的產品相同
SN74AUC1G86 現行 單路 2 輸入、0.8-V 至 2.7-V 高速 XOR (exclusive OR) 閘 Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 27
類型 標題 日期
* Data sheet SN74LVC1G86 Single 2-Input Exclusive-OR Gate datasheet (Rev. Q) PDF | HTML 2017年 6月 22日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Selection guide Logic Guide (Rev. AB) 2017年 6月 12日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

LMK5B33216EVM — 適用於 16 輸出、三個 DPLL 和 APLL、具有 BAW VCO 的網路同步器的 LMK5B33216 評估模組

LMK5B33216 評估模組 (EVM) 是用於開發 LMK5B33216 網路時鐘產生器和同步器的平台。EVM 可用於裝置評估、合規測試和系統原型設計。

LMK5B33216EVM 整合了三個類比相位鎖定迴路 (APLL) 和三個數位 PLL (DPLL) 與可編程迴路頻寬。EVM 包括超微型 A 版 (SMA) 連接器，用於時鐘輸入、振盪器輸入和時鐘輸出，以便與 50-Ω 測試設備介接。板載溫度補償晶體振盪器 (TCXO) 可用來對 LMK5B33216 操作時的自由運轉、鎖定或維持模式進行評估。

LMK5B33216EVM 可透過板載 USB 微控制器 (MCU) 介面，使用配備 TI (...)

使用指南: PDF | HTML
TI.com 無法提供
開發板

LMK5B33414EVM — 適用於 14 輸出、三個 DPLL 和 APLL、具有 BAW VCO 的網路同步器的 LMK5B33414 評估模組

LMK5B33414 評估模組 (EVM) 是用於裝置評估、合規測試和系統原型設計的平台，適用於 LMK5B33414 網路時鐘產生器和同步器。

LMK5B33414 整合了三個類比相位鎖定迴路 (APLL) 和三個數位 PLL (DPLL) 與可編程迴路頻寬。EVM 包括超微型 A 版 (SMA) 連接器，用於時鐘輸入、振盪器輸入和時鐘輸出，以便與 50-Ω 測試設備介接。板載溫度補償晶體振盪器 (TCXO) 可用來對 LMK5B33414 操作時的自由運轉、鎖定或維持模式進行評估。

LMK5B33414EVM 可透過板載 USB 微控制器 (MCU) 介面，使用配備 TI 時鐘與合成器 (...)

使用指南: PDF | HTML
TI.com 無法提供
開發板

TMAG5110-5111EVM — 適用於高靈敏度、2D、雙通道、霍爾效應鎖存器的 TMAG511x 評估模組

TMAG5110-5111EVM 是一款具有雙霍爾鎖存器的旋轉編碼電路板，具有用於正交 (TMAG5110) 及速度和方向 (TMAG5111) 實作的單獨電路。有兩個不同的磁鐵和兩個磁鐵放置選項，以強調極距獨立性和磁鐵放置獨立性的雙鎖存功能。

使用指南: PDF | HTML
TI.com 無法提供
模擬型號

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186A.ZIP (45 KB) - IBIS Model
下載
封裝 引腳 下載
DSBGA (YZP) 5 檢視選項
SOT-23 (DBV) 5 檢視選項
SOT-5X3 (DRL) 5 檢視選項
SOT-SC70 (DCK) 5 檢視選項
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 資格摘要
  • 進行中可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片