半導体回路ブレーカ (SSCB)

製品とリファレンス デザイン

半導体回路ブレーカ (SSCB)

ブロック図

概要

ソリッドステートリレーは、故障による中断時間の短縮、安全性の向上、ブレーカの信頼性の向上に貢献します。コストの面で最適化されたセンシングアーキテクチャにより、信頼性の高いアーク故障の検出が可能です。高速コンパレータは故障のリアルタイム状態をキャプチャします。ワイヤレスマイコンにより、計測に関する洞察を得られリモートコントロールが可能になります。

設計要件

  • 高速起動
  • 低 RDS(on) のソリッドステートリレー
  • 正確な電流と電圧の検出
  • コスト最適化

ダウンロード 字幕付きのビデオを表示 ビデオ

ブロック図

開発中のシステムに適した製品とリファレンス デザインを検索できます。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。

ビデオ