TIDA-00353

Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen

TIDA-00353

Designdateien

Überblick

Employing equalization techniques is an effective way of compensating for channel loss in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a dual 16-bit, 370 MSPS analog-to-digital converter (ADC) that utilizes de-emphasis equalization to prepare the 7.4 Gbps serial data for transmission. Configuration allows a user to optimize the de-emphasis setting (DEM) and output voltage swing setting (VOD) of the output driver to inversely match the characteristics of the channel. Experiments demonstrate the reception of a clean data eye over 20” of FR-4 material at the full data rate.

Merkmale
  • Achieve a high performance JESD204B serial link using low cost PCB materials
  • Understand the limitations of lossy channels and equalization techniques to overcome the limitations
  • Use a formula-based approach to optimizing the equalization features of the ADC16DX370
  • This reference design is tested and includes an EVM, configuration software and User's Guide
Herunterladen Video mit Transkript ansehen Video

Designdateien und Produkte

Designdateien

Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.

TIDU551.PDF (1256 KB)

Überblick über Referenzdesigns und verifizierte Leistungstestdaten

TIDRBP3.ZIP (2524 KB)

Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten

TIDRBP4.ZIP (2545 KB)

Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten

TIDRBP2.PDF (83 KB)

Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern

TIDRBP7.ZIP (1431 KB)

Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten

TIDRBP8.ZIP (183 KB)

Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten

TIDC748.ZIP (706 KB)

Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine

TIDRBP5.PDF (1014 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRBP6.ZIP (1259 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRBP1.PDF (310 KB)

Detailliertes Schaltplandiagramm für Design-Layout und Komponenten

Produkte

Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.

Takt-Jitter-Cleaner

LMK04828Ultra rauscharmer, JESD204B-konformer Takt-Jitter-Cleaner mit integriertem 2.370 bis 2.630-MHz-VCO0.

Datenblatt: PDF | HTML
Highspeed-ADCs (≥ 10 MSPS)

ADC16DX370Zweikanaliger Analog-zu-Digital-Wandler (ADC), 16 Bit, 370 MSPS

Datenblatt: PDF | HTML
Linear- und Low-Dropout-Regler (LDO)

LP3878-ADJEinstellbarer Low-Dropout-Spannungsregler, 800 mA, 16 V, mit Aktivierung

Datenblatt: PDF | HTML
HF-Verstärker mit variabler Verstärkung (VGAs)

LMH6521Hochleistungsfähige Dual-DVGA

Datenblatt: PDF | HTML
Spannungsumsetzer

SN74AVC4T774Bus-Transceiver, 4 Bit, doppelte Stromversorgung mit konfigurierbarer Spannungspegelumsetzung und Au

Datenblatt: PDF | HTML

Entwicklung starten

Hardware

Evaluierungsplatine

ADC16DX370EVM — ADC16DX370 Evaluation Module

The ADC16DX370EVM is an evaluation module used for evaluation of the ADC16DX370.  The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

EVM-Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Hardware-Entwicklung
Referenzdesign
TIDA-00353 Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen
Vorrätig
Begrenzung:
Nicht vorrätig auf TI.com
Nicht verfügbar auf TI.com

ADC16DX370EVM ADC16DX370 Evaluation Module

close
Aktuelle Version
Version: null
Veröffentlichungsdatum:
Hardware-Entwicklung
Referenzdesign
TIDA-00353 Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen

Software

GUI für Evaluierungsmodul (EVM)

SLAC657 — ADC16DX370EVM Configuration GUI Installer

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Hardware-Entwicklung
Referenzdesign
TIDA-00353 Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen
Evaluierungsplatine
ADC16DX370EVM ADC16DX370-Evaluierungsmodul
Download-Optionen

SLAC657 ADC16DX370EVM Configuration GUI Installer

close
Aktuelle Version
Version: 01.00.00.0A
Veröffentlichungsdatum: 16.09.2014
lock = Nur mit Exportgenehmigung (1 Minute)
Hardware-Entwicklung
Referenzdesign
TIDA-00353 Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen
Evaluierungsplatine
ADC16DX370EVM ADC16DX370-Evaluierungsmodul

Versionsinformationen

The design resource accessed as www.ti.com/lit/zip/slac657 or www.ti.com/lit/xx/slac657a/slac657a.zip has been migrated to a new user experience at www.ti.com/tool/download/SLAC657. Please update any bookmarks accordingly.

Technische Dokumentation

star
= Von TI ausgewählte Top-Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Typ Titel Neueste englische Version herunterladen Datum
* Designleitfaden Equalization Optimization of the ADC16DX370 JESD204B Serial Link Design Guide 23.10.2014

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.