Startseite Energiemanagement Linear- und Low-Dropout-Regler (LDO)
Startseite
Energiemanagement
Linear- und Low-Dropout-Regler (LDO)

LP3878-ADJ

AKTIV

Einstellbarer Low-Dropout-Spannungsregler, 800 mA, 16 V, mit Aktivierung

Jetzt bestellen
Datenblatt

Eine neuere Version dieses Produkts ist verfügbar

open-in-new Alternativen vergleichen
Drop-In-Ersatz mit verbesserter Funktionalität im Gegensatz zum verglichenen Baustein
TLV767 AKTIV Linearer (LDO) Spannungsregler, 1 V, 16 A mit einstellbarer und fester Ausgangsspannung Better PSRR
TPS7A47 AKTIV Rauscharmer Spannungsregler, 1 A, 36 V, mit hohem PSRR-Wert und niedriger Abfallspannung, mit Aktivi Wider voltage range

LP3878-ADJ

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Output options Adjustable Output Iout (max) (A) 0.8 Vin (max) (V) 16 Vin (min) (V) 2.5 Vout (max) (V) 5.5 Vout (min) (V) 1 Noise (µVrms) 18 Iq (typ) (mA) 5.5 Thermal resistance θJA (°C/W) 43 Rating Catalog Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 35 Dropout voltage (Vdo) (typ) (mV) 475 Operating temperature range (°C) -40 to 125
Output options Adjustable Output Iout (max) (A) 0.8 Vin (max) (V) 16 Vin (min) (V) 2.5 Vout (max) (V) 5.5 Vout (min) (V) 1 Noise (µVrms) 18 Iq (typ) (mA) 5.5 Thermal resistance θJA (°C/W) 43 Rating Catalog Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 35 Dropout voltage (Vdo) (typ) (mV) 475 Operating temperature range (°C) -40 to 125
HSOIC (DDA) 8 29.4 mm² 4.9 x 6 WSON (NGT) 8 16 mm² 4 x 4
  • Input Supply Voltage: 2.5 V to 16V
  • Output Voltage Range: 1 V to 5.5 V
  • Designed for Use With Low-ESR Ceramic
    Capacitors
  • Very Low Output Noise
  • 8-Lead SO PowerPAD and WSON Surface-
    Mount Packages
  • < 10-µA Quiescent Current in Shutdown
  • Low Ground Pin Current at all Loads
  • Overtemperature and Overcurrent Protection
  • –40°C to 125°C Operating Junction Temperature
    Range
  • Input Supply Voltage: 2.5 V to 16V
  • Output Voltage Range: 1 V to 5.5 V
  • Designed for Use With Low-ESR Ceramic
    Capacitors
  • Very Low Output Noise
  • 8-Lead SO PowerPAD and WSON Surface-
    Mount Packages
  • < 10-µA Quiescent Current in Shutdown
  • Low Ground Pin Current at all Loads
  • Overtemperature and Overcurrent Protection
  • –40°C to 125°C Operating Junction Temperature
    Range

The LP3878-ADJ is an 800-mA, adjustable output, voltage regulator designed to provide high performance and low noise in applications requiring output voltages as low as 1 V.

Using an optimized VIP (Vertically Integrated PNP) process, the LP3878-ADJ delivers superior performance:

  • Ground Pin Current: Typically 5.5 mA at 800-mA load, and 180 µA at 100-µA load.
  • Low Power Shutdown: The LP3878-ADJ draws less than 10-µA quiescent current when the SHUTDOWN pin is pulled low.
  • Precision Output: Ensured output voltage accuracy is 1% at room temperature.
  • Low Noise: Broadband output noise is only 18 µV (typical) with a 10-nF bypass capacitor.

The LP3878-ADJ is an 800-mA, adjustable output, voltage regulator designed to provide high performance and low noise in applications requiring output voltages as low as 1 V.

Using an optimized VIP (Vertically Integrated PNP) process, the LP3878-ADJ delivers superior performance:

  • Ground Pin Current: Typically 5.5 mA at 800-mA load, and 180 µA at 100-µA load.
  • Low Power Shutdown: The LP3878-ADJ draws less than 10-µA quiescent current when the SHUTDOWN pin is pulled low.
  • Precision Output: Ensured output voltage accuracy is 1% at room temperature.
  • Low Noise: Broadband output noise is only 18 µV (typical) with a 10-nF bypass capacitor.
open-in-new Andere Linear- und Low-Dropout-Regler (LDO) suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 12
Typ Titel Datum
* Data sheet LP3878-ADJ Micropower 800-mA Low-Noise "Ceramic Stable" Adjustable Voltage Regulator for 1-V to 5-V Applications datasheet (Rev. D) PDF | HTML 09 Feb 2015
Application note A Topical Index of TI LDO Application Notes (Rev. F) 27 Jun 2019
Selection guide Power Management Guide 2018 (Rev. R) 25 Jun 2018
Selection guide Low Dropout Regulators Quick Reference Guide (Rev. P) 21 Mär 2018
Technical article How LDOs contribute to power efficiency PDF | HTML 13 Mai 2016
User guide AN-1409 LP3878-ADJ Evaluation Board (Rev. D) 02 Jun 2013
Application note AN-2145 Power Considerations for SDI Products (Rev. B) 26 Apr 2013
Application note AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) 26 Apr 2013
Application note AN-1950 Silently Powering Low Noise Applications (Rev. A) 22 Apr 2013
User guide High-IF Sub-sampling Receiver Subsystem User Guide 27 Jan 2012
User guide SP16130CH4RB Low IF Receiver Reference Design User Guide 27 Jan 2012
White paper Using Power to Improve Signal-Path Performance 01 Aug 2006

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Simulationsmodell

LP3878-ADJ PSpice Transient Model (Rev. A)

SNVMBD2A.ZIP (669 KB) - PSpice Model
Herunterladen
Simulationsmodell

LP3878-ADJ Unencrypted PSpice Transient Model (Rev. A)

SNVMBD1A.ZIP (2 KB) - PSpice Model
Herunterladen
CAD/CAE-Symbol

SP16130CH4RB: Low IF Receiver Reference Design CAD Files

SNAC011.ZIP (3372 KB)
Herunterladen
CAD/CAE-Symbol

High-IF Sub-sampling Receiver Subsystem CAD Files

SNAC012.ZIP (3259 KB)
Herunterladen
Referenzdesigns

TIDA-00360 — 700–2.700 MHz, Zweikanal-Empfänger mit 16-Bit-ADC und 100-MHz-IF-Bandbreite – Referenzdesign

The increasing demand on wireless networks to provide faster data links to customers has driven transceiver hardware to increasingly demanding performance with enough bandwidth to support the largest standardized multi-carrier frequency bands (with band aggregation in some cases) and enough (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00531 — Linearregler als dynamische Spannungsskalierungs-Stromversorgung – Referenzdesign

The TIDA-00531 reference design features dynamic voltage scaling (DVS) as a power management solution to power CPU/DSP core voltages.
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00431 — RF-Abtastungs-4-GSPS-ADC-Referenzdesign mit 8-GHz-DC-gekoppeltem Differenzialverstärker

Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00988 — 160-MHz-Breitband-Drahtlos-Signaltester – Referenzdesign

This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00597 — Rauscharmes Stromversorgungslösung-Referenzdesign für Taktgeneratoren

The TIDA-00597 can provide very low noise output power for clock generator.
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00432 — Synchronisierung von JESD204B Gigasample-A/D-Wandlern mit Xilinx-Plattform für Phased-Array-Radarsys

This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00353 — Referenzdesign für die Entzerrungsoptimierung von seriellen JESD204B-Schnittstellen

Employing equalization techniques is an effective way of compensating for channel loss in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a dual 16-bit, 370 MSPS analog-to-digital converter (ADC) that utilizes de-emphasis equalization to (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00153 — Referenzdesign für JESD204B-Schnittstelle mit deterministischer Verbindungslatenz unter Verwendung e

JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins Herunterladen
HSOIC (DDA) 8 Optionen anzeigen
WSON (NGT) 8 Optionen anzeigen
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos