Este diseño de referencia muestra una implementación de interfaz para conectar varios convertidor analógico a digital (ADC) de registro de aproximación sucesiva (SAR) de entrada bipolar de alta tensión, 8 canales y entrada multiplexor (6) con los procesadores Sitara Arm para ampliar el número de canales de entrada mediante el subsistema de comunicación industrial de unidad programable en tiempo real (PRU-ICSS). Los convertidores analógico a digital (ADC) están configurados para el muestreo simultáneo de los mismos canales en todos los convertidores analógico a digital (ADC). El diseño destaca la capacidad del subsistema de comunicación industrial de unidad programable en tiempo real (PRU-ICSS) para manejar una velocidad de datos de 1536 ksps (cada muestra = 16 bits) mediante el muestreo de 640 muestras por ciclo de línea. Para un ciclo de 50 Hz, esto corresponde a 32 ksps por canal en 6 convertidores analógico a digital (ADC) simultáneamente (640 muestras/ciclo*50 Hz*6 convertidores analógico a digital (ADC)*8 canales = 1536 ksps). Además, la segunda unidad programable en tiempo real (PRU) se utiliza para posprocesar los datos para lograr un muestreo coherente.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | Flexible Interface (PRU-ICSS) Reference Design for Simultaneous, Coherent DAQ (Rev. A) | 3/01/2019 | ||
| Artículo técnico | Improving sensor DAQ performance using the PRU-ICSS for grid protection and contro | PDF | HTML | 9/10/2018 | ||
| Artículo técnico | Interfacing multiple ADCs to a single processor for grid protection and control | PDF | HTML | 13/09/2018 | ||
| Nota sobre la aplicación | HSR/PRP Solutions on Sitara Processors for Grid Substation Communication | 17/04/2018 | |||
| Artículo técnico | Analog interfacing for grid infrastructure with Sitara processors | PDF | HTML | 15/02/2018 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.