DP83867IRPAP-EVM
- DP83867IRPAP-EVM 1000M/100M/10M イーサネット PHY 評価モジュール
DP83867IRPAP-EVM
概要
The DP83867IRPAP-EVM supports 1000/100/10BASE and is compliant with the IEEE 802.3 standard. This reference design supports GMII, RGMII and MII MAC interfaces.
The DP83867IRPAP-EVM incudes four onboard status LEDs and a 5-V jack with onboard LDO regulators. The EVM is JTAG accessible and can provide a 125-MHz reference clock from an onboard 25-MHz crystal. The serial management interface, MDIO, is supported and can be used to access the PHY registers for additional features. The 4-level straps let you configure the system without the need to directly access the PHY registers. External power supplies can be connected to each specified voltage rail for additional system evaluation. The DP83867IRPAP-EVM supports energy-efficient Ethernet, wake-on-LAN, start-of-frame detect IEEE 1588 timestamp and configurable I/O voltages.
特長
- 1000BASE-TX IEEE 802.3 compliant
- GMII, RGMII & MII MAC interfaces
- SFD IEEE 1588 timestamp
- Low-power modes: Active sleep, passive sleep, IEEE power down and deep power down
- Wake-on-LAN
- Energy-efficient Ethernet
- Support error free data transfer over 125 m on CAT5 cable
イーサネット PHY
購入と開発の開始
DP83867IRPAP-EVM — - DP83867IRPAP-EVM 1000M/100M/10M イーサネット PHY 評価モジュール
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 技術記事 | Top 3 considerations for harsh industrial Ethernet | PDF | HTML | 2019年 11月 4日 | |||
| 証明書 | DP83867IRPAP-EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||||
| EVM ユーザー ガイド (英語) | DP83867EVM Users'Guide | 2015年 3月 14日 |