TIDA-00269

기가비트 이더넷 링크 애그리게이터 레퍼런스 디자인

TIDA-00269

설계 파일

개요

The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher speed serial links. This reference design helps customers reduce the number of serial links that need to be implemented and managed within an application. TLK10081 enables customers to aggregate and de-aggregate multiple serial links, of all types including raw data types. Also, featured is the CDCM6208 device that can provide extremely low-jitter Clock input to the TLK10081 in customer systems that do not have one available (or does not meet the jitter requirement of the system). The high-speed signals of channel A have been routed to SFP+ modules for easy evaluation in systems that implement optical fiber configurations. The high-speed signals of channel B have been routed to edge launch SMA connectors for easy evaluation in systems that use standard test equipment.

특징
  • TLK10081 has the ability to handle many different data types without the need encode the data in a special way. Some common signals include 1 GbE, SGMII, as well as raw data signals at rates from 250 Mbps to 1.25 Gbps
  • 8 × (0.25 to 1.25 Gbps) to 1 x (2 to 10 Gbps) Multiplexing
  • Supports flexible clocking schemes including externally-jitter-cleaned clock recovered from the high-speed side
  • Lowest power consumption per channel (800mW Nominal/Ch)
  • Link aggregation helps reduce cables or routing traces within a system through multiplexing lower speed serial signals into a single high speed serial link
  • Use TLK10081 for de-aggregation on the recieve side of the system
다운로드 스크립트와 함께 비디오 보기 비디오

완조립 보드는 테스팅과 성능 검증을 위해서만 개발되었으며 판매를 위한 것이 아닙니다.

설계 파일 및 제품

설계 파일

바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.

TIDU272.PDF (720 KB)

효율성 그래프, 테스트 전제 조건 등을 포함한 레퍼런스 디자인에 대한 테스트 결과

TIDR881.PDF (241 KB)

설계 구성요소, 참조 지정자 및 제조업체/부품 번호의 전체 목록

TIDC511.ZIP (3111 KB)

설계 레이아웃 및 구성 요소에 대한 회로도 다이어그램

TIDR880.PDF (421 KB)

설계 레이아웃 및 구성 요소에 대한 회로도 다이어그램

제품

TI 제품을 설계 및 잠재적 대안에 포함합니다.

클록 버퍼

CDCLVP1204저지터, 2입력, 선택 가능 1:4 범용-To-LVPECL 버퍼

데이터 시트: PDF | HTML
반도체

TLV702300mA, 높은 PSRR, 저 IQ, 저손실 전압 레귤레이터(활성화 지원)

데이터 시트: PDF | HTML
기타 인터페이스

TLK1008110Gbps 1~8채널 다중 속도 이중화 링크 애그리게이터

데이터 시트: PDF
선형 및 저손실(LDO) 레귤레이터

TPS744013A, 낮은 입력 전압(0.8V), 저잡음, 높은 PSRR, 조정 가능 초저손실 전압 레귤레이터

데이터 시트: PDF | HTML
전압 변환기

TXB0108자동 방향 감지 및 +/-15kV ESD 보호를 지원하는 8비트 양방향 전압 레벨 시프터

데이터 시트: PDF | HTML
클록 생성기

CDCM62082:8 초저전력, 저지터 클록 제너레이터

데이터 시트: PDF | HTML
반도체

TCA6424인터럽트, 리셋 및 구성 레지스터를 지원하는 24비트 변환 1.65~5.5V I2C/SMBus I/O 확장기

데이터 시트: PDF

기술 자료

star
= TI에서 선정한 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
유형 직함 최신 영어 버전 다운로드 날짜
* 테스트 보고서 TIDA-00269 Test Results 2014. 7. 14
사용 설명서 TIDA-00269 Quick Start Guide 2014. 7. 14

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요.