TIDA-00353

JESD204B 직렬 링크의 이퀄라이제이션 최적화 레퍼런스 디자인

TIDA-00353

설계 파일

개요

Employing equalization techniques is an effective way of compensating for channel loss in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a dual 16-bit, 370 MSPS analog-to-digital converter (ADC) that utilizes de-emphasis equalization to prepare the 7.4 Gbps serial data for transmission. Configuration allows a user to optimize the de-emphasis setting (DEM) and output voltage swing setting (VOD) of the output driver to inversely match the characteristics of the channel. Experiments demonstrate the reception of a clean data eye over 20” of FR-4 material at the full data rate.

특징
  • Achieve a high performance JESD204B serial link using low cost PCB materials
  • Understand the limitations of lossy channels and equalization techniques to overcome the limitations
  • Use a formula-based approach to optimizing the equalization features of the ADC16DX370
  • This reference design is tested and includes an EVM, configuration software and User's Guide
다운로드 스크립트와 함께 비디오 보기 비디오

설계 파일 및 제품

설계 파일

바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.

TIDU551.PDF (1256 KB)

레퍼런스 디자인 개요 및 검증된 성능 테스트 데이터

TIDRBP3.ZIP (2524 KB)

구성 요소 배치를 위한 설계 레이아웃의 세부 개요

TIDRBP4.ZIP (2545 KB)

구성 요소 배치를 위한 설계 레이아웃의 세부 개요

TIDRBP2.PDF (83 KB)

설계 구성요소, 참조 지정자 및 제조업체/부품 번호의 전체 목록

TIDRBP7.ZIP (1431 KB)

IC 부품의 3D 모델 또는 2D 도면에 사용되는 파일

TIDRBP8.ZIP (183 KB)

IC 부품의 3D 모델 또는 2D 도면에 사용되는 파일

TIDC748.ZIP (706 KB)

설계 PCB의 물리적 보드 계층에 대한 정보를 포함하는 설계 파일

TIDRBP5.PDF (1014 KB)

PCB 설계 레이아웃 생성에 사용되는 PCB 레이어 플롯 파일

TIDRBP6.ZIP (1259 KB)

PCB 설계 레이아웃 생성에 사용되는 PCB 레이어 플롯 파일

TIDRBP1.PDF (310 KB)

설계 레이아웃 및 구성 요소에 대한 회로도 다이어그램

제품

TI 제품을 설계 및 잠재적 대안에 포함합니다.

클록 지터 클리너

LMK048282370~2630MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너

데이터 시트: PDF | HTML
고속 ADC(≥10 MSPS)

ADC16DX370듀얼 채널 16비트 370MSPS 아날로그-디지털 컨버터(ADC)

데이터 시트: PDF | HTML
선형 및 저손실(LDO) 레귤레이터

LP3878-ADJ800mA, 16V, 조정 가능 저손실 전압 레귤레이터(활성화 지원)

데이터 시트: PDF | HTML
RF VGA(가변 게인 증폭기)

LMH6521고성능 듀얼 DVGA

데이터 시트: PDF | HTML
전압 변환기

SN74AVC4T7744비트 듀얼 공급 버스 트랜시버(구성 가능한 전압 수준 변환 및 3상 출력 포함)

데이터 시트: PDF | HTML

개발 시작하기

하드웨어

평가 보드

ADC16DX370EVM — ADC16DX370 Evaluation Module

The ADC16DX370EVM is an evaluation module used for evaluation of the ADC16DX370.  The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

EVM 사용 설명서: PDF
지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

하드웨어 개발
레퍼런스 디자인
TIDA-00353 JESD204B 직렬 링크의 이퀄라이제이션 최적화 레퍼런스 디자인
재고 있음
제한:
TI.com에 재고 없음
TI.com에서 구매할 수 없음

ADC16DX370EVM ADC16DX370 Evaluation Module

close
최신 버전
버전: null
출시 날짜:
하드웨어 개발
레퍼런스 디자인
TIDA-00353 JESD204B 직렬 링크의 이퀄라이제이션 최적화 레퍼런스 디자인

소프트웨어

평가 모듈(EVM)용 GUI

SLAC657 — ADC16DX370EVM Configuration GUI Installer

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

하드웨어 개발
레퍼런스 디자인
TIDA-00353 JESD204B 직렬 링크의 이퀄라이제이션 최적화 레퍼런스 디자인
평가 보드
ADC16DX370EVM ADC16DX370 평가 모듈
다운로드 옵션

SLAC657 ADC16DX370EVM Configuration GUI Installer

close
최신 버전
버전: 01.00.00.0A
출시 날짜: 2014. 9. 16
lock = 수출 승인 필요(1분)
하드웨어 개발
레퍼런스 디자인
TIDA-00353 JESD204B 직렬 링크의 이퀄라이제이션 최적화 레퍼런스 디자인
평가 보드
ADC16DX370EVM ADC16DX370 평가 모듈

출시 정보

The design resource accessed as www.ti.com/lit/zip/slac657 or www.ti.com/lit/xx/slac657a/slac657a.zip has been migrated to a new user experience at www.ti.com/tool/download/SLAC657. Please update any bookmarks accordingly.

기술 자료

star
= TI에서 선정한 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
유형 직함 최신 영어 버전 다운로드 날짜
* 설계 가이드 Equalization Optimization of the ADC16DX370 JESD204B Serial Link Design Guide 2014. 10. 23

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요.