TIDA-060017

透過 LVDS 介面傳輸 SPI 訊號參考設計

TIDA-060017

設計檔案

概覽

此參考設計展示如何解決並最佳化訊號完整性挑戰,通常會在相同 PCB 上以更遠距離傳送 SPI 訊號,或是透過 LVDS 介面在吵雜環境中傳送 SPI 訊號至其他電路板時,發現這些挑戰。此概念提供高雜訊抗擾度,減少 EMI 放射,以及更廣泛的共模輸入公差。

特點
  • 使用 LVDS 介面的 SPI 匯流排雜訊抗擾度和範圍延伸
  • 使用 SPI over LVDS 的通訊範圍至少為 3 公尺,而使用標準 SPI 的通訊範圍則僅有 0.5 公尺
  • 透過將 SCLK 路由回 SPI 主要裝置來減少傳播延遲並提升 SPI 通訊速度或範圍的技術
  • 功耗比其他差動訊號 (RS-422/RS-485) 選項低 10 倍
  • –4-V 至 +5-V 共模輸入電壓範圍可提供高接地反跳抗擾性
下載 觀看有字幕稿的影片 影片

設計檔案與產品

設計檔案

下載立即可用的系統檔案以加速您的設計流程。

TIDUED8.PDF (2332 KB)

參考設計概觀與已驗證的性能測試資料

TIDRWR4.ZIP (154 KB)

設計元件、參考指示項與製造商/零件編號的完整清單

TIDCES7.ZIP (761 KB)

包含 PCB 設計中實體電路板層相關資訊的設計檔案

TIDRWR5.PDF (1001 KB)

產生 PCB 設計佈線圖所使用的 PCB 層圖表檔案

TIDRWR3.ZIP (356 KB)

設計佈線圖與元件的詳細電路圖

產品

設計與潛在替代方案中包括 TI 產品。

LVDS、M-LVDS 和 PECL IC

SN65LVDS31400-Mbps LVDS 四路高速差分驅動器

產品規格表: PDF | HTML
LVDS、M-LVDS 和 PECL IC

SN65LVDS33具有 -4 至 5-V 共用模式範圍的四路 LVDS 接收器

產品規格表: PDF
精確 ADC

ADS8910B具有內部 VREF 緩衝器、內部 LDO 和強化型 SPI 介面的 18 位元、1-MSPS、單通道 SAR ADC

產品規格表: PDF | HTML

開始開發

硬體開發

開發板

SN65LVDS31-33EVM — Evaluation Module for SN65LVDS31 and SN65LVDS33

此參考設計展示如何解決並最佳化訊號完整性挑戰,通常會在相同 PCB 上以更遠距離傳送 SPI 訊號,或是透過 LVDS 介面在吵雜環境中傳送 SPI 訊號至其他電路板時,發現這些挑戰。此概念提供高雜訊抗擾度,減少 EMI 放射,以及更廣泛的共模輸入公差。
支援產品和硬體

支援產品和硬體

硬體開發
參考設計
TIDA-060017 透過 LVDS 介面傳輸 SPI 訊號參考設計
有庫存
限制:
TI.com 上缺貨
TI.com 無法提供

SN65LVDS31-33EVM Evaluation Module for SN65LVDS31 and SN65LVDS33

close
最新版本
版本: null
發行日期:
硬體開發
參考設計
TIDA-060017 透過 LVDS 介面傳輸 SPI 訊號參考設計

技術文件

star
= TI 所選的重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 1
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 設計指南 Transmitting SPI Over LVDS Interface Reference Design 2018/7/19

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援

影片