支援軟體
ADS8910B
- Resolution: 18-Bits
- High Sample Rate With No Latency Output:
- ADS8910B: 1-MSPS
- ADS8912B: 500-kSPS
- ADS8914B: 250-kSPS
- Integrated LDO Enables Single-Supply Operation
- Low-Power Reference Buffer With No Droop
- Excellent AC and DC Performance:
- SNR: 102.5-dB, THD: –125-dB
- INL: ±0.5-LSB
- DNL: ±0.2-LSB, 18-Bit No-Missing-Codes
- Wide Input Range:
- Unipolar Differential Input Range: ±VREF
- VREF Input Range: 2.5-V to 5-V
- Single-Supply, Low-Power Operation
(Includes Internal Reference Buffer and LDO)- ADS8910B : 21-mW at 1-MSPS
- ADS8912B : 16-mW at 500-kSPS
- ADS8914B : 14-mW at 250-kSPS
- Enhanced-SPI Digital Interface
- Interface SCLK: 20-MHz at 1-MSPS
- Configurable Data Parity Output
- Extended Temperature Range: –40°C to +125°C
- Small Footprint: 4-mm × 4-mm VQFN
The ADS8910B, ADS8912B, and ADS8914B (ADS891xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 18-bit successive approximation register (SAR) analog-to-digital convertors (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS890xB (20-bit) and ADS892xB (16-bit) resolution variants.
The ADS891xB boost analog performance while maintaining high-resolution data transfer by using TI’s enhanced-SPI feature. Enhanced-SPI enables the ADS89xxB to achieve high throughput at lower clock speeds, thereby simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies clocking-in of data, thereby making this device an excellent choice for applications involving FPGAs, DSPs. The ADS89xxB is compatible with a standard SPI Interface.
The ADS891xB has an internal data parity feature that can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.
您可能會感興趣的類似產品
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 9 | 重要文件 | 類型 | 標題 | 格式選項 | 日期 |
|---|---|---|---|---|
| * | Data sheet | ADS891xB 18-Bit, High-Speed SAR ADCs With Integrated Reference Buffer and Enhanced Performance Features datasheet (Rev. B) | PDF | HTML | 2018年 1月 26日 |
| Circuit design | High-current battery monitor circuit: 0–10A, 0-10kHz, 18 bit (Rev. A) | PDF | HTML | 2024年 9月 12日 | |
| Circuit design | High-voltage battery monitor circuit: ±20V, 0–10kHz, 18-bit fully differential (Rev. B) | PDF | HTML | 2024年 9月 11日 | |
| Application note | Attenuator Amplifier Design to Maximize the Input Voltage of Differential ADCs | 2018年 6月 14日 | ||
| Application brief | Improving Input Settling for Precision Data Converters | 2017年 12月 12日 | ||
| Application brief | Optimizing Data Transfer on High-Resolution, High-Throughput Data Converters | 2017年 12月 12日 | ||
| Application brief | Simplify Isolation Designs Using an Enhanced-SPI ADC Interface | 2017年 12月 11日 | ||
| White paper | Enabling Faster, Smarter, and More Robust Solutions for SAR ADSx With multiSPI | 2016年 11月 8日 | ||
| More literature | ADS8910EVM-PDK Quick Start Guide | 2016年 3月 16日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
ADS8900BEVM-PDK — ADS8900B 全差動輸入、20 位元 SAR ADC EVM 性能展示套件 (PDK)
ADS8900B 評估模組 (EVM) 和性能展示套件 (PDK) 是評估 ADS8900B 連續近似暫存器 (SAR) 類比轉數位轉換器 (ADC) 效能的平台、這是一款全差動輸入、20 位元、1MSPS 裝置。ADS8900BEVM-PDK 包括 ADS8900B EVM 板和精密主機介面 (PHI) 控制器板，可啟用隨附的電腦軟體。
模擬型號
±50mA to ±10A, 0V to 75V Common-Mode TINA-TI Spice Model
SBAM340.ZIP (136 KB) - TINA-TI Spice Model
計算工具
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
支援產品和硬體
設計工具
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
The ADC-TO-VREF-SELECT tool enables the pairing of TI analog-to-digital converters (ADCs) and series voltage references. Users can select an ADC device and the desired reference voltage, and the tool will list up to two voltage reference recommendations.
支援產品和硬體
模擬工具
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
模擬工具
TINA-TI — 基於 SPICE 的類比模擬程式
TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
使用指南: PDF
參考設計
TIDA-060017 — 透過 LVDS 介面傳輸 SPI 訊號參考設計
此參考設計展示如何解決並最佳化訊號完整性挑戰，通常會在相同 PCB 上以更遠距離傳送 SPI 訊號，或是透過 LVDS 介面在吵雜環境中傳送 SPI 訊號至其他電路板時，發現這些挑戰。此概念提供高雜訊抗擾度，減少 EMI 放射，以及更廣泛的共模輸入公差。
參考設計
TIDA-01051 — 針對自動測試設備最佳化 FPGA 利用率和數據處理能力的參考設計
TIDA-01051 參考設計用於展示極高通道數資料擷取 (DAQ) 系統（例如自動測試設備 ATE 中使用的系統）在通道密度、整合度、功耗、時脈分配及訊號鏈效能方面的最佳化成果。透過使用串聯器（例如 TI 的 DS90C383B），將多個同時取樣的 ADC 輸出合併為數條 LVDS 線路，可大幅減少主控 FPGA 所需處理的針腳數量。 因此，單一 FPGA 可處理的 DAQ 通道數量將大幅增加，同時大幅簡化電路板佈線的複雜度。
參考設計
TIDA-01050 — 適用於 18 位元 SAR 資料轉換器的最佳化類比前端 DAQ 系統參考設計
TIDA-01050 參考設計旨在改善通常與自動測試設備相關的整合、功耗、性能和時脈問題。此設計適用於任何 ATE 系統，但最適用於需要大量輸入通道的系統。
參考設計
TIDA-01052 — 使用負電源輸入改進全幅 THD 的 ADC 驅動器參考設計
TIDA-01052 參考設計旨在突顯在類比前端驅動器放大器上使用負電壓軌而非接地時所出現的系統性能提升。此概念與所有類比前端相關，但此設計主要針對自動測試設備。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。