JAJSMS3A october 2022 – july 2023 DRV8411A
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
各 FET のアナログ電流制限回路は、ゲート駆動を制限することにより FET に流れる電流を制限します。この電流制限が OCP のグリッチ除去時間 (tOCP) よりも長く続いた場合、H ブリッジのすべての FET がディセーブルされ、nFAULT ピンは Low にアサートされます。OCP リトライ期間 (tRETRY) が経過すると、ドライバは再度イネーブルになります。この時点で nFAULT は再び High になり、通常動作が再開します。フォルト条件が解消しない場合、図 9-6 に示すように、このサイクルを繰り返します。過電流状態が検出された H ブリッジのみがディセーブルされ、他のブリッジは通常動作することに注意してください。
過電流状態は、ハイサイド FET とローサイド FET の両方で個別に検出されます。つまり、グランド、電源、またはモータ巻線の両端への短絡が発生すると、過電流シャットダウンが作動します。過電流保護では、電流レギュレーションに使用される電流センス回路が使用されないため、VREF と IPROPI の設定に関係なく機能します。