JAJU534E october   2022  – july 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 Tamagawa T フォーマットのプロトコル
      2. 2.3.2 C2000 T フォーマット・エンコーダ・インターフェイスの概要
      3. 2.3.3 TIDM-1011 の基板実装
      4. 2.3.4 MCU のリソース要件
      5. 2.3.5 デバイス固有のリソース使用
        1. 2.3.5.1 CRC の計算
        2. 2.3.5.2 入力、出力信号、CLB タイル
      6. 2.3.6 CLB T フォーマットの実装の詳細
        1. 2.3.6.1 トランザクションの波形
          1. 2.3.6.1.1 IDLE 状態
          2. 2.3.6.1.2 TRANMIT_DATA 状態
          3. 2.3.6.1.3 WAIT_FOR_START 状態
          4. 2.3.6.1.4 RECEIVE_DATA の状態
        2. 2.3.6.2 通信タイルの設計
        3. 2.3.6.3 ロジック・ビュー
      7. 2.3.7 CLB 受信データ CRC の実装
      8. 2.3.8 PM T フォーマット・エンコーダ・インターフェイス・ライブラリ
        1. 2.3.8.1 PM T フォーマットのリファレンス実装コマンド
        2. 2.3.8.2 PM T フォーマットのリファレンス実装でサポートされる機能
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1011 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ・ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック・ブロック・ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス・ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 コードの実行
      4. 3.3.4 ケーブル長の検証
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4設計ファイル
  11. 5関連資料
    1. 5.1 商標
  12. 6用語
  13. 7著者について
  14. 8改訂履歴

ロジック・ビュー

以下の図には、セクション 2.3.6.2 と同じ情報が、ロジック回路図レンズを通して示されています。具体的には次のとおりです。

  • 図 2-14図 2-15 は、論理ゲートを使用する CLB ブロックの内容を示す。
  • 図 2-16 は、このロジックを使用して、メイン・ステート・マシンが他のブロックを制御する方法を示す。
  • 図 2-17 は、単純な CLB 出力信号を、入力から、いくつかの関連ロジックを通してトレースする。
  • 図 2-18 は、クロックから SPI への出力を、Input1 から始まって、LUT_0、FSM_0、Counter_0 を通過して Ouput_LUT_0 まで、FSM_1 の 3 つの出力により制御されるものとしてトレースする。
  • 図 2-19 は、送信イネーブル出力を、Input0 と Input1 から始まって、LUT_0、Counter_0、Counter1、FSM_2 を通過し、FSM_1 の 3 つの出力で制御されるものとしてトレースする。
GUID-32F06DD0-4160-461F-A6F4-B426BF492046-low.gif図 2-14 LUT、OUTLUT、カウンタ
GUID-065EE01D-9CA4-496B-AC98-CF78572C0D64-low.gif図 2-15 有限ステートマシン
GUID-605BBDB0-5257-404B-B03B-8C5F67A5C134-low.png図 2-16 メイン・ステート・マシン
GUID-3D3FB644-1D64-45E4-8AE6-40A8B1DB8DA7-low.png図 2-17 CLB 出力 - HLC Event0 および EPWM 出力イネーブル
注: EPWM 出力をオーバーライドするのは、F2837xD の設計のみです。
GUID-18FEAE0C-FD19-4E8C-9DB2-BADD7B0AC9A6-low.png図 2-18 CLB 出力 - クロックから SPI へ
GUID-B62E3361-E1B7-4FA6-97EE-37C10DB4DAF9-low.png図 2-19 CLB 出力 - RS485 イネーブル