EMI の課題への対処

図 13 に示すように、エンジニアは PFC インダクタを 2 つに分割することで、EMI フィルタの設計上の課題に対処できます。1 つは高インダクタンスのインダクタ (L_g) を AC 電源に接続し、もう 1 つは低インダクタンスのインダクタ (L_b) をコンデンサと直列に配置し、電力段と並列に配置するというものです。インダクタを分割してセットアップするのは、大きな AC リップル電流が直列インダクタとコンデンサ (総インピーダンスが低い) を通って流れるようにし、L_b (インピーダンスが高い) と AC 電源に流れる電流リップルを最小限に抑えるためです。これによって、差動モードのノイズが小さくなり、EMI フィルタの設計がさらに容易なります。

改良型ソフトスイッチング CRM PFC を使用すると、EMI フィルタ設計上の課題を回避することができますが、CRM PFC 自体は、ソフトスイッチングを実現するために、PFC アクティブ スイッチのターンオン タイミングを判定するための追加的なセンシングと制御を必要とします。オプションの 1 つとして、電流トランスなどの電流センシング デバイスを追加してゼロ電流ポイントを検出し、FET C_oss に基づいてアクティブ FET の ターンオン タイミングを計算することができます。センシング システムや制御システムの伝搬遅延と、部品の許容差によって、アクティブ FET のターンオン タイミングには誤差が生じます。この制御方式では、サイクルごとのセンシングと制御が必要なため、MCU リソースの使用量が増えることが予想されます。

別の方法としては、PFC インダクタンスと FET C_oss とともに、入力電圧と出力電圧のセンシング結果に基づいて、必要な FET のオン時間とオフ時間を計算するやり方があります。この場合、FET のドレイン - ソース間の電圧センシングを使用して、ソフト スイッチングが行われたかどうかを判断できます。ゲート信号がハイになる前にドレイン - ソース間の電圧が負にならなければ、FET はハード スイッチングしています。

図 13 に示す FET を例にしてみると、HFET_HS のオン時間を延長することで、ソフト スイッチングを実現するために HFFET_LS C_oss を放電する負電流を増やすことができます。ゲート信号がハイになる前にドレイン - ソース間の電圧が負になる場合、FET はすでにソフト スイッチングしています。HFET_HS のオン時間を短くすると、2乗平均平方根電流が最小化され、効率が向上します。これにより、FET のオン時間はサイクル毎に更新されなくなり、ソフト スイッチングしていないときにのみ調整されるため、MCU リソースの使用量を大幅に節約できます。

必要なソフト スイッチング センシング回路を FET に統合すれば、システムをさらに簡素化できます。図 5 に示すように、LMG3526R030 デバイスは、GaN FET、ドライバ、保護機能、FET のドレイン - ソース間の電圧センシング機能を 1 つのパッケージに統合しています。チャネル導通の前に GaN FET が第 3 象限導通になると、LMG3526R030 はソフト スイッチングを示すゼロ電圧検出パルスを送信します。

図 14 に、LMG3526R030 の第 3 象限導通の有無による 波形の例を示します。

LMG3526R030 のゼロ電圧検出機能を使用して、『可変周波数、ZVS、5kW、GaN ベース、2 相トーテムポール PFC のリファレンス デザイン』では、部品、トポロジ、制御システムの各技術革新を組み合わせることにより、99.1% 上回るピーク効率を実証しています。