Produktdetails

Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features I2C, Integrated EEPROM, Pin programmable, SPI Rating Automotive Operating temperature range (°C) -40 to 125 Number of input channels 2
Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features I2C, Integrated EEPROM, Pin programmable, SPI Rating Automotive Operating temperature range (°C) -40 to 125 Number of input channels 2
VQFN (RGZ) 48 49 mm² 7 x 7
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 50fs typical RMS jitter at 312.5MHz
    • 60fs typical RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase Locked Loops (APLLs):
    • Programmable DPLL loop bandwidth
    • < 1-ppt DCO frequency adjustment step size
  • Two differential or single-ended DPLL inputs
    • 1Hz (1-PPS) to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable HSDS/LVPECL, LVDS, HSCL and 1.8V LVCMOS output formats.
    • Up to six different output frequencies
    • 1Hz (1-PPS) to 1250MHz output frequency
    • PCIe Gen 1 to 6 compliant
  • I2C or SPI register control bus
  • EEPROM for custom system configurations on start-up
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 50fs typical RMS jitter at 312.5MHz
    • 60fs typical RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase Locked Loops (APLLs):
    • Programmable DPLL loop bandwidth
    • < 1-ppt DCO frequency adjustment step size
  • Two differential or single-ended DPLL inputs
    • 1Hz (1-PPS) to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable HSDS/LVPECL, LVDS, HSCL and 1.8V LVCMOS output formats.
    • Up to six different output frequencies
    • 1Hz (1-PPS) to 1250MHz output frequency
    • PCIe Gen 1 to 6 compliant
  • I2C or SPI register control bus
  • EEPROM for custom system configurations on start-up

The LMK05318B-Q1 is high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and superior hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The ultra-low jitter and high power supply noise rejection (PSNR) of the device can reduce bit error rates (BER) in high-speed serial links.

The LMK05318B-Q1 is high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and superior hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The ultra-low jitter and high power supply noise rejection (PSNR) of the device can reduce bit error rates (BER) in high-speed serial links.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Typ Titel Datum
* Data sheet LMK05318B-Q1 Ultra-Low Jitter Network Synchronizer and Clock Generator With BAW VCO for Automotive and Industrial Applications datasheet PDF | HTML 01 Mär 2024

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK05318BEVM — Evaluierungsmodul für Netzwerksynchronisierer-Taktgeber

Dies ist ein Evaluierungsmodul (EVM) für den LMK05318B-Netzwerksynchronisator-Taktgeber.
Das EVM kann als flexible, synchrone Taktquelle zur schnellen Evaluierung, für Konformitätstests und System-Prototyping verwendet werden. SMA-Ports bieten Zugriff auf die LMK05318B-Takteingänge und -Ausgänge (...)

Benutzerhandbuch: PDF
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Gehäuse Pins Herunterladen
VQFN (RGZ) 48 Optionen anzeigen

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos