JAJSG05G November   2009  – November 2022 CDC3RL02

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Device Comparison
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Low Additive Noise
      2. 8.3.2 Regulated 1.8-V Externally Available I/O Supply
      3. 8.3.3 Ultra-Small 8-bump YFP 0.4-mm Pitch WCSP Package
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Input Clock Squarer
      2. 9.1.2 Output Stage
      3. 9.1.3 LDO
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

CDC3RL02は、2チャネルのクロック・ファンアウト・バッファで、携帯電話など、位相ノイズの付加を最小限に抑えながらファンアウト能力を備えたクロック・バッファを必要とする、携帯用の最終製品での使用に理想的です。このデバイスは、温度補償された水晶発振器(TCXO)などの1つのマスタ・クロックを、複数のペリフェラルへバッファします。このデバイスには2つのクロック要求入力(CLK_REQ1およびCLK_REQ2)があり、それぞれが1つのクロック出力をイネーブルします。

CDC3RL02は、マスタ・クロック入力(MCLK_IN)で方形波または正弦波を受け付けるため、ACカップリング・コンデンサは必要ありません。許容される最小の正弦波は、0.3V信号(ピーク・ツー・ピーク)です。CDC3RL02は、チャネル間スキュー、出力ジッタの付加、位相ノイズの付加が最小限になるよう設計されています。適応型クロック出力バッファは、広い容量性負荷範囲にわたってスルー・レートが制御されているため、EMI放射が最小化され、信号の整合性が維持され、クロック分配ライン上の信号反射によるリンギングが最小化されます。

CDC3RL02には低ドロップアウト(LDO)電圧レギュレータが内蔵されており、2.3V～5.5Vの入力電圧を受け付け、1.8V、50mAを出力します。この1.8V電源は外部で利用可能であり、レギュレートされた電力をTCXOなどの周辺デバイスに供給できます。

CDC3RL02は、0.4mmピッチのウェハー・レベル・チップ・スケール(WCSP)パッケージ(0.8mm×1.6mm)で供給され、スタンバイ時の消費電流が非常に小さくなるよう最適化されています。

製品情報
部品番号 (1)パッケージ本体サイズ (公称)
CDC3RL02DSBGA (8)0.80mm×1.60mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。