JAJSTV7A March   2024  – February 2026 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - DC 仕様
    6. 6.6  電気的特性 - AC 仕様
    7. 6.7  電気的特性 - 消費電力
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 SPI および FRI タイミング図
    11. 6.11 代表的特性：帯域幅と DC 直線性
    12. 6.12 代表的特性：シングル トーン スペクトル
    13. 6.13 代表的特性：デュアル トーン スペクトル
    14. 6.14 代表的特性：ノイズ スペクトル密度
    15. 6.15 代表的特性：電力散逸と電源電流
    16. 6.16 代表的特性：直線性スイープ
    17. 6.17 代表的特性：変調波形
    18. 6.18 代表的特性：位相ノイズと振幅ノイズ
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 DAC 出力モード
        1. 7.3.1.1 NRZ モード
        2. 7.3.1.2 RTZ モード
        3. 7.3.1.3 RF モード
        4. 7.3.1.4 DES モード
      2. 7.3.2 DAC コア
        1. 7.3.2.1 DAC 出力構造
        2. 7.3.2.2 フルスケールの電流調整
      3. 7.3.3 DEM とディザリング
      4. 7.3.4 オフセット調整
      5. 7.3.5 クロッキング サブシステム
        1. 7.3.5.1 SYSREF の周波数要件
        2. 7.3.5.2 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
      6. 7.3.6 デジタル信号処理ブロック
        1. 7.3.6.1 デジタル アップコンバータ (DUC)
          1. 7.3.6.1.1 補間フィルタ
          2. 7.3.6.1.2 数値制御発振器 (NCO)
            1. 7.3.6.1.2.1 位相連続 NCO 更新モード
            2. 7.3.6.1.2.2 位相コヒーレント NCO 更新モード
            3. 7.3.6.1.2.3 位相同期 NCO 更新モード
            4. 7.3.6.1.2.4 NCO 同期
              1. 7.3.6.1.2.4.1 JESD204C LSB 同期
            5. 7.3.6.1.2.5 NCO モード プログラミング
          3. 7.3.6.1.3 ミキサのスケーリング
        2. 7.3.6.2 チャネル ボンダー
        3. 7.3.6.3 DES 補間
      7. 7.3.7 JESD204C インターフェイス
        1. 7.3.7.1  JESD204C 規格からの逸脱
        2. 7.3.7.2  トランスポート層
        3. 7.3.7.3  スクランブラとデスクランブラ
        4. 7.3.7.4  リンク層
        5. 7.3.7.5  物理層
        6. 7.3.7.6  SerDes PLL 制御
        7. 7.3.7.7  SerDes クロスバー
        8. 7.3.7.8  複数デバイスの同期と決定論的レイテンシ
          1. 7.3.7.8.1 RBD のプログラミング
        9. 7.3.7.9  Subclass 0 システムでの動作
        10. 7.3.7.10 リンクのリセット
      8. 7.3.8 アラーム生成
    4. 7.4 デバイスの機能モード
      1. 7.4.1 DUC および DDS モード
      2. 7.4.2 JESD204C インターフェイス モード
        1. 7.4.2.1 JESD204C インターフェイス モード
        2. 7.4.2.2 JESD204C のフォーマット図
          1. 7.4.2.2.1 16 ビット形式
          2. 7.4.2.2.2 12 ビット形式
          3. 7.4.2.2.3 8 ビット形式
      3. 7.4.3 NCO 同期レイテンシ
      4. 7.4.4 データ パス レイテンシ
    5. 7.5 プログラミング
      1. 7.5.1 標準 SPI インターフェイスを使用
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 シリアル インターフェイス プロトコル
        6. 7.5.1.6 ストリーミング モード
      2. 7.5.2 高速再構成インターフェイスの使用
  9. 8 SPI レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
      1. 9.1.1 DUC/Bypass モードの起動手順
      2. 9.1.2 DDS モードの起動手順
      3. 9.1.3 デュアル エッジ サンプリング モードについて
      4. 9.1.4 アイ スキャン手順
      5. 9.1.5 プリ / ポスト カーソル解析手順
      6. 9.1.6 スリープ モードとディセーブル モード
      7. 9.1.7 放射線環境に関する推奨事項
        1. 9.1.7.1 SPI のプログラミング
        2. 9.1.7.2 JESD204C の信頼性
        3. 9.1.7.3 NCO の信頼性
          1. 9.1.7.3.1 NCO 周波数および位相補正 (戦略 #1)
          2. 9.1.7.3.2 NCO 周波数補正 (戦略 #2)
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 S バンド レーダー トランスミッタ
      2. 9.2.2 設計要件
      3. 9.2.3 詳細な設計手順
      4. 9.2.4 詳細なクロッキング サブシステムの設計手順
        1. 9.2.4.1 事例 1：SWAP-C の最適化
        2. 9.2.4.2 事例 2：位相ノイズの改善、LMX2820、外部 VCO 付き
        3. 9.2.4.3 事例 3：ディスクリート アナログ PLL による DAC 性能の最適化
        4. 9.2.4.4 10GHz クロック生成
      5. 9.2.5 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーアップ / ダウン シーケンス
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドラインと例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.4.2.1 JESD204C インターフェイス モード

デバイスの JESD204C モードは、表 7-19、表 7-20および表 7-21で定義されたパラメータを用いて構成されます。

表 7-19 JESD204C インターフェイス パラメータの定義
パラメータ説明
JMODEJESD204C モード番号。ユーザーは、このパラメータを設定して、サポートされているモードを選択します。他のほとんどのパラメータは、この設定から導出されます。表 7-22を参照してください。
LSサンプル ストリームあたりのレーン。これは JMODE から導出されたものです。表 7-22を参照してください。
LTクロックと入力サンプル レートの比率。LT = FCLK/FINPUT。値が 0.5 の場合、DES1X モードが有効となり、入力サンプリング レートは DAC クロック周波数の 2 倍になります (JESD204C システムでは、CLK サイクルあたり 2 つのサンプルが提供されます)。DES1X モードが有効でない場合、LT は補間係数に等しく、これは出力サンプル レートと入力サンプル レートの比率を示します。なお、DES2X モードは LT の値に影響を与えません。

補間係数 1 ～ 256x は、DUC_L レジスタに設定されます。

Lx特定の JMODE で使用されるレーンの最大数。有効になっているチャネル数に応じて、リンクはアクティブなレーン数 (L) を減少させます。JESD_M レジスタを参照してください。
Mx特定の JMODE の最大ストリーム数。Mx は、表 7-22に基づいて自動的に算出されます。ユーザーは、JESD_M レジスタを使用して実際のストリーム数 (M) を指定できます。
RCLK サイクルあたりのレーンあたり送信されるビット数。JMODE および LT から導出されます (表 7-22を参照)。R に基づいて、REFDIV、MPY、および RATE レジスタをプログラムする必要があります。また、最大 CLK 周波数は R の関数です
SIサンプル インターリーブ / 増分係数。1 の値は、JESD204C 規格からの標準トランスポート層マッピングが使用されることを示します (サンプルは 0 から S-1 まで線形にマッピングされます)。1 より大きい値は、代替マッピングが次のように使用されることを示します。サンプル 0 から始まるマップ サンプル。インデックスを SI 単位でインクリメントします。すべての S サンプルをマッピングするために必要な回数だけ繰り返します。各繰り返しは、前の繰り返しよりも 1 つ大きいインデックスで開始します。JESD フォーマット図 JESD フォーマット図を参照してください。
KR8b/10b 動作の場合、KR は K (マルチフレームあたりのフレーム数) の有効値を定義します。有効値は、弾性バッファのアップセット耐性を容易にするために制限されています。マルチフレーム長は、64 文字のエラスティック バッファ深さの整数倍に制限されます (K = 32 かつ F = 1 の場合、バッファの深さは 32 文字に縮小されます)。8b/10b モードの場合、K は KM1 レジスタを介してプログラムされます。
表 7-20 JESD204C リンク パラメータ
パラメータ説明ILAS フィールド名このデバイスの値(1)
ADJCNTDAC LMFC 調整ADJCNT[3:0]該当なし
ADJDIRDAC LMFC 調整方向ADJDIR[0]該当なし
BIDBank IDBID[3:0]該当なし
CFフレームあたりの制御ワード数CF[4:0]0
CSサンプルあたりの制御ビット数CS[1:0]0
DIDデバイス識別番号DID[7:0]該当なし
Fフレームあたりのオクテット数 (レーンあたり)F[7:0]表 7-22を参照してください。
HD高密度形式HD[0]表 7-22を参照してください。
JESDVJESD204 バージョンJESDV[2:0]該当なし
Kマルチフレームあたりのフレーム数K[7:0]KM1 レジスタによって設定
Lリンクあたりのレーン数L[4:0]最高限度 (M/Mx*Lx)
LIDレーン識別番号LID[4:0]該当なし
Mリンクあたりのサンプル ストリーム数 ((1) を参照)M[7:0]JESD_M レジスタによって設定
NJESD204C インターフェイスにおける、制御ビットまたはテール ビット追加前の 1 サンプル当たりのビット数。N[4:0]表 7-22を参照してください。
N'JESD204C インターフェイスにおける、制御ビットおよびテール ビットを含むサンプル当たりの総ビット数。N’[4:0]表 7-22を参照してください。
PHADJDAC への位相調整要求PHADJ[0]該当なし
Sフレームあたりのストリームごとのサンプル数S[4:0]表 7-22を参照してください。
SCRスクランブル イネーブルSCR[0]SCR レジスタによって設定
SUBCLASSVデバイス サブクラス バージョンSUBCLASSV[2:0]該当なし
RES1予約済みフィールド 1RES1[7:0]該当なし
RES2予約済みフィールド 2RES2[7:0]該当なし
CHKSUMチェックサム (モジュロを256上記のすべてのフィールドの合計、モジュロ 256)FCHK[7:0]該当なし
(1) 8b/10b モードでは、送信側は ILAS 中にリンク構成オクテットを送信する場合があります。トランスミッタから送信された値は、このレシーバによってチェックされず、レシーバの動作値と一致する必要はありません。
表 7-21 リンク パラメータ (64b/66b エンコードでのみ適用)
パラメータ説明このデバイスの値(1)
E拡張マルチブロックあたりのマルチブロック数 (64b/66b エンコードのみ)1

サポートされている各モードにはモード番号が割り当てられており、表 7-22に示されているパラメータを使用して、JMODE レジスタにプログラムできます。

表 7-22 JESD インターフェイス モード
JMODEエンコードストリームあたりの最大入力サンプル レート (MSPS)最大 SerDes ボーレート (Gbps)R =

FBIT/FCLK

NMx = 最大ストリーム数Ls = レーン / ストリームLx = 最大レーン数LT = 補間JESD フォーマットKR
最小値最大値FSHDSI
08b/10b1024012.81.251611616112160132、64、128
64b/66b1040010.7251.03125
18b/10b512012.82.5/LT16281618280132、64、128
64b/66b6206.112.82.0625/LT
28b/10b256012.85/LT164416116240132、64、128
64b/66b3103.012.84.125/LT
38b/10b128012.810/LT168216232220132、64、128
64b/66b1551.512.88.25/LT
48b/10b64012.820/LT16818464210132、64、128
64b/66b775.812.816.5/LT
58b/10b32012.840/LT168½48128410116、32、64
64b/66b387.912.833/LT
68b/10b16012.880/LT168¼21625681018、16、32
64b/66b193.912.866/LT
78b/10b8012.8160/LT168⅛132256161014、8、16
64b/66b97.012.8132/LT
88b/10b1280012.81/LT12116160.518800168、16、32
64b/66b15515.212.80.825/LT
98b/10b960012.81.251211212112161132.64、128
64b/66b1040010.7251.03125
108b/10b640012.8212281611840088、16、32
64b/66b7757.612.81.65
118b/10b480012.82.512261211281132.64、128
64b/66b6206.112.82.0625
128b/10b320012.841224811820048、16、32
64b/66b3878.812.83.3
138b/10b240012.851223611241132.64、128
64b/66b3103.012.84.125
148b/10b2048012.80.625/LT8116160.511160132.64、128,256
64b/66b2080010.7250.515625/LT
158b/10b1024012.81.258281611180132.64、128,256
64b/66b1040010.7251.03125
168b/10b512012.82.5824811140132.64、128,256
64b/66b6206.112.82.0625
  1. 最小補間レート時