JAJSTV7A March   2024  – February 2026 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - DC 仕様
    6. 6.6  電気的特性 - AC 仕様
    7. 6.7  電気的特性 - 消費電力
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 SPI および FRI タイミング図
    11. 6.11 代表的特性：帯域幅と DC 直線性
    12. 6.12 代表的特性：シングル トーン スペクトル
    13. 6.13 代表的特性：デュアル トーン スペクトル
    14. 6.14 代表的特性：ノイズ スペクトル密度
    15. 6.15 代表的特性：電力散逸と電源電流
    16. 6.16 代表的特性：直線性スイープ
    17. 6.17 代表的特性：変調波形
    18. 6.18 代表的特性：位相ノイズと振幅ノイズ
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 DAC 出力モード
        1. 7.3.1.1 NRZ モード
        2. 7.3.1.2 RTZ モード
        3. 7.3.1.3 RF モード
        4. 7.3.1.4 DES モード
      2. 7.3.2 DAC コア
        1. 7.3.2.1 DAC 出力構造
        2. 7.3.2.2 フルスケールの電流調整
      3. 7.3.3 DEM とディザリング
      4. 7.3.4 オフセット調整
      5. 7.3.5 クロッキング サブシステム
        1. 7.3.5.1 SYSREF の周波数要件
        2. 7.3.5.2 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
      6. 7.3.6 デジタル信号処理ブロック
        1. 7.3.6.1 デジタル アップコンバータ (DUC)
          1. 7.3.6.1.1 補間フィルタ
          2. 7.3.6.1.2 数値制御発振器 (NCO)
            1. 7.3.6.1.2.1 位相連続 NCO 更新モード
            2. 7.3.6.1.2.2 位相コヒーレント NCO 更新モード
            3. 7.3.6.1.2.3 位相同期 NCO 更新モード
            4. 7.3.6.1.2.4 NCO 同期
              1. 7.3.6.1.2.4.1 JESD204C LSB 同期
            5. 7.3.6.1.2.5 NCO モード プログラミング
          3. 7.3.6.1.3 ミキサのスケーリング
        2. 7.3.6.2 チャネル ボンダー
        3. 7.3.6.3 DES 補間
      7. 7.3.7 JESD204C インターフェイス
        1. 7.3.7.1  JESD204C 規格からの逸脱
        2. 7.3.7.2  トランスポート層
        3. 7.3.7.3  スクランブラとデスクランブラ
        4. 7.3.7.4  リンク層
        5. 7.3.7.5  物理層
        6. 7.3.7.6  SerDes PLL 制御
        7. 7.3.7.7  SerDes クロスバー
        8. 7.3.7.8  複数デバイスの同期と決定論的レイテンシ
          1. 7.3.7.8.1 RBD のプログラミング
        9. 7.3.7.9  Subclass 0 システムでの動作
        10. 7.3.7.10 リンクのリセット
      8. 7.3.8 アラーム生成
    4. 7.4 デバイスの機能モード
      1. 7.4.1 DUC および DDS モード
      2. 7.4.2 JESD204C インターフェイス モード
        1. 7.4.2.1 JESD204C インターフェイス モード
        2. 7.4.2.2 JESD204C のフォーマット図
          1. 7.4.2.2.1 16 ビット形式
          2. 7.4.2.2.2 12 ビット形式
          3. 7.4.2.2.3 8 ビット形式
      3. 7.4.3 NCO 同期レイテンシ
      4. 7.4.4 データ パス レイテンシ
    5. 7.5 プログラミング
      1. 7.5.1 標準 SPI インターフェイスを使用
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 シリアル インターフェイス プロトコル
        6. 7.5.1.6 ストリーミング モード
      2. 7.5.2 高速再構成インターフェイスの使用
  9. 8 SPI レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
      1. 9.1.1 DUC/Bypass モードの起動手順
      2. 9.1.2 DDS モードの起動手順
      3. 9.1.3 デュアル エッジ サンプリング モードについて
      4. 9.1.4 アイ スキャン手順
      5. 9.1.5 プリ / ポスト カーソル解析手順
      6. 9.1.6 スリープ モードとディセーブル モード
      7. 9.1.7 放射線環境に関する推奨事項
        1. 9.1.7.1 SPI のプログラミング
        2. 9.1.7.2 JESD204C の信頼性
        3. 9.1.7.3 NCO の信頼性
          1. 9.1.7.3.1 NCO 周波数および位相補正 (戦略 #1)
          2. 9.1.7.3.2 NCO 周波数補正 (戦略 #2)
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 S バンド レーダー トランスミッタ
      2. 9.2.2 設計要件
      3. 9.2.3 詳細な設計手順
      4. 9.2.4 詳細なクロッキング サブシステムの設計手順
        1. 9.2.4.1 事例 1：SWAP-C の最適化
        2. 9.2.4.2 事例 2：位相ノイズの改善、LMX2820、外部 VCO 付き
        3. 9.2.4.3 事例 3：ディスクリート アナログ PLL による DAC 性能の最適化
        4. 9.2.4.4 10GHz クロック生成
      5. 9.2.5 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーアップ / ダウン シーケンス
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドラインと例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.5.1 SYSREF の周波数要件

SYSREF 入力周期は、LMFC/LEMC を含む、部品内のすべてのクロックの整数倍である必要があります。下表に、SYSREF 周期の要件を示します。

表 7-3 SYSREF 周期の要件
SYSREF 周期の要件理由
SYSREF 周期は、16 CLK サイクルの倍数である必要があります。DAC エンコーダ / DEM は常に、SYSREF に揃えられた FDAC/16 クロックで動作します。
SYSREF の周期は LT CLK サイクルの整数倍である必要があります。この制約は DDS モード (DDS_EN = 1) には適用されません。SYSREF の周期が入力サンプル周期の整数倍であることを確認します。
SYSREF の周期は 4* LT*S/F CLK サイクルの整数倍である必要があります。この制約は、DDS モード (DDS_EN = 1) には適用されません。SYSREF の周期が有効リンク レイヤ クロック周期の整数倍であることを確認します。
SYSREF 周期は、LT*S*K CLK サイクルの倍数である必要があります。この制約は、サブクラス 0 モード (サブクラス = 0) または DDS モード (DDS_EN = 1) には適用されませんSYSREF の周期が LMFC/LEMC 周期の整数倍であることを確認します。なお、64b/66b モードでは K = 256 × E/F となります。