JAJSHB9D April   2020  – April 2021 DRV8889-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 インデクサ・タイミング要件
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  減衰モード
        1. 7.3.6.1 電流増加時および減少時の低速減衰
        2. 7.3.6.2 電流増加時は低速減衰、電流減少時は混合減衰
        3. 7.3.6.3 モード 4：電流増加時は低速減衰、電流減少時は高速減衰
        4. 7.3.6.4 電流増加および減少時の混合減衰
        5. 7.3.6.5 スマート・チューン・ダイナミック減衰
        6. 7.3.6.6 スマート・チューン・リップル制御
      7. 7.3.7  ブランキング時間
      8. 7.3.8  チャージ･ポンプ
      9. 7.3.9  リニア電圧レギュレータ
      10. 7.3.10 ロジック・レベル・ピン構造図
        1. 7.3.10.1 nFAULT ピン
      11. 7.3.11 保護回路
        1. 7.3.11.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.11.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 ラッチド・シャットダウン (OCP_MODE = 0b)
          2. 7.3.11.3.2 自動リトライ (OCP_MODE = 1b)
        4. 7.3.11.4 開放負荷検出 (OL)
        5. 7.3.11.5 ストール検出
        6. 7.3.11.6 サーマル・シャットダウン (OTSD)
          1. 7.3.11.6.1 ラッチド・シャットダウン (OTSD_MODE = 0b)
          2. 7.3.11.6.2 自動復帰 (OTSD_MODE = 1b)
        7. 7.3.11.7 過熱警告 (OTW)
        8. 7.3.11.8 低温警告 (UTW)
        9.       53
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 ディセーブル・モード (nSLEEP = 1、DRVOFF = 1)
      3. 7.4.3 動作モード (nSLEEP = 1、DRVOFF = 0)
      4. 7.4.4 nSLEEP リセット・パルス
      5.      59
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI) 通信
        1. 7.5.1.1 SPI フォーマット
        2. 7.5.1.2 1 つのスレーブ・デバイスのための SPI
        3. 7.5.1.3 パラレル構成の複数のスレーブ・デバイスのための SPI
        4. 7.5.1.4 デイジー・チェーン構成の複数のスレーブ・デバイスのための SPI
    6. 7.6 レジスタ・マップ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 減衰モード
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 熱に関連する計算
        1. 8.2.4.1 消費電力
          1. 8.2.4.1.1 導通損失
          2. 8.2.4.1.2 スイッチング損失
          3. 8.2.4.1.3 静止電流による消費電力
          4. 8.2.4.1.4 全消費電力
        2. 8.2.4.2 PCB のタイプ
        3. 8.2.4.3 HTSSOP パッケージの熱パラメータ
        4. 8.2.4.4 VQFN パッケージの熱パラメータ
        5. 8.2.4.5 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク容量
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6 レジスタ・マップ

表 7-16 に、DRV8889-Q1 のメモリ・マップされたレジスタを示します。表 7-16 にないレジスタ・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 7-16 に、DRV8889A-Q1 のメモリ・マップされたレジスタを示します。表 7-16 にないレジスタ・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 7-16 メモリ・マップ
レジスタ名
 7 6 5 4 3 2 1 0 アクセス・
タイプ		 アドレス
FAULT ステータス FAULT SPI_ERROR UVLO CPUV OCP STL TF OL R 0x00
DIAG ステータス 1 OCP_LS2_B OCP_HS2_B OCP_LS1_B OCP_HS1_B OCP_LS2_A OCP_HS2_A OCP_LS1_A OCP_HS1_A R 0x01
DIAG ステータス 2 UTW OTW OTS STL_LRN_OK STALL RSVD OL_B OL_A R 0x02
CTRL1 TRQ_DAC [3:0] RSVD SLEW_RATE [1:0] RW 0x03
CTRL2 DIS_OUT RSVD TOFF [1:0] DECAY [2:0] RW 0x04
CTRL3 DIR STEP SPI_DIR SPI_STEP MICROSTEP_MODE [3:0] RW 0x05
CTRL4 CLR_FLT LOCK [2:0] EN_OL OCP_MODE OTSD_MODE TW_REP RW 0x06
CTRL5 RSVD STL_LRN EN_STL STL_REP RSVD RW 0x07
CTRL6 STALL_TH [7:0] RW 0x08
CTRL7 TRQ_COUNT [7:0] R 0x09
CTRL8 RSVD REV_ID [3:0] R 0x0A
表 7-17 メモリ・マップ
レジスタ名
 7 6 5 4 3 2 1 0 アクセス・
タイプ		 アドレス
FAULT ステータス FAULT SPI_ERROR UVLO CPUV OCP STL TF OL R 0x00
DIAG ステータス 1 OCP_LS2_B OCP_HS2_B OCP_LS1_B OCP_HS1_B OCP_LS2_A OCP_HS2_A OCP_LS1_A OCP_HS1_A R 0x01
DIAG ステータス 2 UTW OTW OTS STL_LRN_OK STALL RSVD OL_B OL_A R 0x02
CTRL1 TRQ_DAC [3:0] RSVD SLEW_RATE [1:0] RW 0x03
CTRL2 DIS_OUT RSVD TOFF [1:0] DECAY [2:0] RW 0x04
CTRL3 DIR STEP SPI_DIR SPI_STEP MICROSTEP_MODE [3:0] RW 0x05
CTRL4 CLR_FLT LOCK [2:0] EN_OL OCP_MODE OTSD_MODE TW_REP RW 0x06
CTRL5 RSVD STL_LRN EN_STL STL_REP OL_TIME [1:0] EN_SR_BLANK RW 0x07
CTRL6 STALL_TH [7:0] RW 0x08
CTRL7 TRQ_COUNT [7:0] R 0x09
CTRL8 RSVD REV_ID [3:0] R 0x0A

DRV8889-Q1 と DRV8889A-Q1 のレジスタ・マップの違いは、DRV8889A-Q1 のレジスタ・マップには CTRL5 レジスタの OL_TIME [1:0] および EN_SR_BLANK ビットが含まれていることです。これらのビットは、開放負荷検出時間、および低速減衰フェーズとドライブ・フェーズの間のブランキング時間を設定するために使います。また、CTRL2 レジスタの DIS_OUT ビットのデフォルト値は、DRV8889A-Q1 では異なります。

表の小さなセルに収まるように、複雑なビット・アクセス・タイプを記号で表記しています。表 7-18 に、このセクションでアクセス・タイプに使用しているコードを示します。

表 7-18 アクセス・タイプ・コード
アクセス・タイプ コード 説明
読み出しタイプ
R R 読み出し
書き込みタイプ
W W 書き込み
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

7.6.1 ステータス・レジスタ

ステータス・レジスタは、警告およびフォルト状態を示すために使用されます。ステータス・レジスタは読み取り専用レジスタです。

表 7-19 に、ステータス・レジスタのメモリ・マップされたレジスタを示します。表 7-19 にないレジスタ・オフセット・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 7-19 ステータス・レジスタまとめ表
アドレスレジスタ名セクション
0x00FAULT ステータス表示
0x01DIAG ステータス 1表示
0x02DIAG ステータス 2表示

7.6.2 FAULT ステータス・レジスタ名 (アドレス = 0x00)

図 7-33 に、FAULT ステータス・レジスタのフィールドを示し、図 7-33 に、その説明を示します。

読み出し専用

図 7-33 FAULT ステータス・レジスタ
76543210
FAULTSPI_ERRORUVLOCPUVOCPSTLTFOL
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 7-20 FAULT ステータス・レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7FAULTR0b

nFAULT ピンが 1 のとき、FAULT ビットは 0 です。nFAULT ピンが 0 のとき、FAULT ビットは 1 です。

6SPI_ERRORR0b

SPI プロトコル・エラー (例：SCLK パルスが必要な数以上存在する。nSCS が Low であるにもかかわらず SCLK が存在しない) を示します。フォルトで High になり、nFAULT ピンが Low に駆動されます。プロトコル・エラーが解消し、かつ CLR_FLT ビットと nSLEEP リセット・パルスのどちらかによって障害クリア・コマンドが発行されると、通常動作が再開されます。

5UVLOR0b

低電圧誤動作防止フォルト状態を示します。

4CPUVR0b

チャージ・ポンプ低電圧フォルト状態を示します。

3OCPR0b

過電流フォルト状態を示します。

2STLR0b

モータ・ストール状態を示します。

1TFR0b

過熱警告、低温警告、過熱シャットダウンの論理和です。

0OLR0b

開放負荷状態を示します。

7.6.3 DIAG ステータス 1 (アドレス = 0x01)

図 7-34 に、DIAG ステータス 1 レジスタのフィールドを示し、表 7-21 に、その説明を示します。

読み出し専用

図 7-34 DIAG ステータス 1 レジスタ
76543210
OCP_LS2_BOCP_HS2_BOCP_LS1_BOCP_HS1_BOCP_LS2_AOCP_HS2_AOCP_LS1_AOCP_HS1_A
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 7-21 DIAG ステータス 1 レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7OCP_LS2_BR0b

BOUT のハーフ・ブリッジ 2 のローサイド FET の過電流フォルトを示します。

6OCP_HS2_BR0b

BOUT のハーフ・ブリッジ 2 のハイサイド FET の過電流フォルトを示します。

5OCP_LS1_BR0b

BOUT のハーフ・ブリッジ 1 のローサイド FET の過電流フォルトを示します。

4OCP_HS1_BR0b

BOUT のハーフ・ブリッジ 1 のハイサイド FET の過電流フォルトを示します。

3OCP_LS2_AR0b

AOUT のハーフ・ブリッジ 2 のローサイド FET の過電流フォルトを示します。

2OCP_HS2_AR0b

AOUT のハーフ・ブリッジ 2 のハイサイド FET の過電流フォルトを示します。

1OCP_LS1_AR0b

AOUT のハーフ・ブリッジ 1 のローサイド FET の過電流フォルトを示します。

0OCP_HS1_AR0b

AOUT のハーフ・ブリッジ 1 のハイサイド FET の過電流フォルトを示します。

7.6.4 DIAG ステータス 2 (アドレス = 0x02)

図 7-35 に、DIAG ステータス 2 レジスタのフィールドを示し、表 7-22 に、その説明を示します。

読み出し専用

図 7-35 DIAG ステータス 2 レジスタ
76543210
UTWOTWOTSSTL_LRN_OKSTALLRSVDOL_BOL_A
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 7-22 DIAG ステータス 2 レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7UTWR0b

低温警告を示します。

6OTWR0b

過熱警告を示します。

5OTSR0b

過熱シャットダウンを示します。

4STL_LRN_OKR0b

ストール検出の学習が成功したことを示します。

3STALLR0b

モータ・ストール状態を示します。

2RSVDR0b

予約済み。

1OL_BR0b

BOUT の開放負荷検出を示します。

0OL_AR0b

AOUT の開放負荷検出を示します。

7.6.5 制御レジスタ

本 IC の制御レジスタは、デバイスの設定に使用します。これらのレジスタは読み取りと書き込みが可能です。

表 7-23 に、制御レジスタのメモリ・マップされたレジスタを示します。表 7-23 にないレジスタ・オフセット・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 7-23 制御レジスタまとめ表
アドレスレジスタ名セクション
0x03CTRL1表示
0x04CTRL2表示
0x05CTRL3表示
0x06CTRL4表示
0x07CTRL5表示
0x08CTRL6表示
0x09CTRL7表示

7.6.6 CTRL1 制御レジスタ (アドレス = 0x03)

図 7-36 に、CTRL1 制御レジスタのフィールドを示し、表 7-24 に、その説明を示します。

読み出し/書き込み

図 7-36 CTRL1 制御レジスタ
76543210
TRQ_DAC [3:0]RSVDSLEW_RATE [1:0]
R/W-0000bR/W-00bR/W-00b
表 7-24 CTRL1 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-4TRQ_DAC [3:0]R/W0000b

0000b = 100%

0001b = 93.75%

0010b = 87.5%

0011b = 81.25%

0100b = 75%

0101b = 68.75%

0110b = 62.5%

0111b = 56.25%

1000b = 50%

1001b = 43.75%

1010b = 37.5%

1011b = 31.25%

1100b = 25%

1101b = 18.75%

1110b = 12.5%

1111b = 6.25%

3-2RSVDR/W00b

予約済み

1-0SLEW_RATE [1:0]R/W00b

00b = 10V/µs

01b = 35V/µs

10b = 50V/µs

11b = 105V/µs

7.6.7 CTRL2 制御レジスタ (アドレス = 0x04)

図 7-37 に、DRV8889A-Q1 の CTRL2 制御レジスタのフィールドを示し、表 7-25 に、その説明を示します。

読み出し/書き込み

図 7-37 DRV8889-Q1 の CTRL2 制御レジスタ
76543210
DIS_OUTRSVDTOFF [1:0]DECAY [2:0]
R/W-0bR/W-00bR/W-01bR/W-111b
表 7-25 DRV8889-Q1 の CTRL2 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7DIS_OUTR/W

0b (DRV8889-Q1)

1b (DRV8889A-Q1)

すべての出力をハイ・インピーダンスにするには、「1」を書き込みます。すべての出力を有効にするには、「0」を書き込みます。DRVOFF ピンとの論理和がとられます。OL の誤検出を防ぐには、EN_OL ビットに「0」を書き込むことで OL フォルト検出が無効になっていることを確認してから、DIS_OUT に「1」を書き込むことで出力をハイ・インピーダンスにします。

6-5RSVDR/W00b

予約済み

4-3TOFF [1:0]R/W01b

00b = 7µs

01b = 16µs

10b = 24µs

11b = 32µs

2-0DECAY [2:0]R/W111b

000b = 電流増加時は低速、電流減少時は低速

001b = 電流増加時は低速、電流減少時は混合 30%

010b = 電流増加時は低速、電流減少時は混合 60%

011b = 電流増加時は低速、電流減少時は高速

100b = 電流増加時は混合 30%、電流減少時は混合 30%

101b = 電流増加時は混合 60%、電流減少時は混合 60%

110b = スマート・チューン・ダイナミック減衰

111b = スマート・チューン・リップル制御

7.6.8 CTRL3 制御レジスタ (アドレス = 0x05)

図 7-38 に、CTRL3 制御レジスタのフィールドを示し、表 7-26 に、その説明を示します。

読み出し/書き込み

図 7-38 CTRL3 制御レジスタ
76543210
DIRSTEPSPI_DIRSPI_STEPMICROSTEP_MODE [3:0]
R/W-0bR/W-0bR/W-0bR/W-0bR/W-0000b
表 7-26 CTRL3 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7DIRR/W0b

方向入力。SPI_DIR = 1 の場合、ロジック「1」はステッピング方向を設定します。

6STEPR/W0b

ステップ入力。SPI_STEP = 1 の場合、ロジック「1」にするとインデクサが 1 ステップ進みます。このビットは「1」が書き込まれた後、自己クリアされ自動的に「0」になります。

5SPI_DIRR/W0b

0b = 出力は入力ピン DIR に従います。

1b = 出力は SPI レジスタの DIR に従います。

4SPI_STEPR/W0b

0b = 出力は入力ピン STEP に従います。

1b = 出力は SPI レジスタの STEP に従います。

3-0MICROSTEP_MODE [3:0]R/W0000b

0000b = 100% 電流によるフルステップ (2 相励磁)

0001b = 71% 電流によるフルステップ (2 相励磁)

0010b = 非真円 1/2 ステップ

0011b = 1/2 ステップ

0100b = 1/4 ステップ

0101b = 1/8 ステップ

0110b = 1/16 ステップ

0111b = 1/32 ステップ

1000b = 1/64 ステップ

1001b = 1/128 ステップ

1010b = 1/256 ステップ

1011b～1111b = 予約済み

7.6.9 CTRL4 制御レジスタ (アドレス = 0x06)

図 7-39 に、CTRL4 制御レジスタのフィールドを示し、表 7-27 に、その説明を示します。

読み出し/書き込み

図 7-39 CTRL4 制御レジスタ
76543210
CLR_FLTLOCK [2:0]EN_OLOCP_MODEOTSD_MODETW_REP
R/W-0bR/W-011bR/W-0bR/W-0bR/W-0bR/W-0b
表 7-27 CTRL4 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7CLR_FLTR/W0b

すべてのラッチされたフォルト・ビットをクリアするには、このビットに「1」を書き込みます。書き込んだ後、このビットは自動的にリセットされます。

6-4LOCK [2:0]R/W011b

設定をロックして、レジスタへのさらなる書き込み (これらのビットとアドレス 0x06h のビット 7 (CLR_FLT) への書き込みを除く) を無視するには、110b を書き込みます。ロックされていない状態で、110b 以外のどんなシーケンスを書き込んでも何の影響も及ぼしません。

すべてのレジスタのロックを解除するには、このレジスタに 011b を書き込みます。ロックされている状態で、011b 以外のどんなシーケンスを書き込んでも何の影響も及ぼしません。

3EN_OLR/W0b

開放負荷検出を有効にするには、「1」を書き込みます。

2OCP_MODER/W0b

0b = 過電流状態によってラッチされたフォルトが発生します。

1b = 過電流状態によって自動リトライ・フォルトが発生します。

1OTSD_MODER/W0b

0b = 過熱状態によってラッチされたフォルトが発生します。

1b = 過熱状態によって自動復帰フォルトが発生します。

0TW_REPR/W0b

0b = 過熱または低温警告は nFAULT ラインで通知されません。

1b = 過熱または低温警告は nFAULT ラインで通知されます。

7.6.10 CTRL5 制御レジスタ (アドレス = 0x07)

図 7-40 に、DRV8889A-Q1 の CTRL5 制御レジスタのフィールドを示し、表 7-28 に、その説明を示します。

図 7-41 に、DRV8889-Q1 の CTRL5 制御レジスタのフィールドを示し、表 7-29 に、その説明を示します。

DRV8889A-Q1 は、OL_TIME [1:0] ビットを使用してプログラム可能な開放負荷検出時間と、EN_SR_BLANK ビットを使用してプログラム可能な低速減衰フェーズとドライブ・フェーズの間のブランキング時間を備えています。

読み出し/書き込み

図 7-40 DRV8889A-Q1 の CTRL5 制御レジスタ
76543210
RSVDSTL_LRNEN_STLSTL_REPOL_TIME [1:0]EN_SR_BLANK
R/W-00bR/W-0bR/W-0bR/W-1bR/W-00bR/W-0b
図 7-41 DRV8889-Q1 の CTRL5 制御レジスタ
76543210
RSVDSTL_LRNEN_STLSTL_REPRSVD
R/W-00bR/W-0bR/W-0bR/W-1bR/W-000b
表 7-28 DRV8889A-Q1 の CTRL5 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-6RSVDR/W00b

予約済み常に「00」である必要があります。

5STL_LRNR/W0b

ストール検出用のストール・カウントを学習させるには「1」を書き込みます。ストール学習プロセスが完了すると、このビットは自動的に「0」に戻ります。

4EN_STLR/W0b

0b = ストール検出を無効にします。

1b = ストール検出を有効にします。

3STL_REPR/W1b

0b = ストール検出は nFAULT で通知されません。

1b = ストール検出は nFAULT で通知されます。

2-1OL_TIME [1:0]R/W00b

00b = 200ms (最大値) の開放負荷検出時間

01b = 125ms (最大値) の開放負荷検出時間

10b = 75ms (最大値) の開放負荷検出時間

11b = 3ms (最大値) の開放負荷検出時間

0EN_SR_BLANKR/W0b

0b = 低速減衰フェーズとドライブ・フェーズの間のブランキング時間は 500ns

1b = 低速減衰フェーズとドライブ・フェーズの間のブランキング時間はスルーレートで決まります (表 7-9 を参照)。

表 7-29 DRV8889-Q1 の CTRL5 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-6RSVDR/W00b

予約済み常に「00」である必要があります。

5STL_LRNR/W0b

ストール検出用のストール・カウントを学習させるには「1」を書き込みます。ストール学習プロセスが完了すると、このビットは自動的に「0」に戻ります。

4EN_STLR/W0b

0b = ストール検出を無効にします。

1b = ストール検出を有効にします。

3STL_REPR/W1b

0b = ストール検出は nFAULT で通知されません。

1b = ストール検出は nFAULT で通知されます。

2-0RSVDR/W000b

予約済み常に「000」である必要があります。

7.6.11 CTRL6 制御レジスタ (アドレス = 0x08)

図 7-42 に、CTRL6 制御レジスタのフィールドを示し、表 7-30 に、その説明を示します。

読み出し/書き込み

図 7-42 CTRL6 制御レジスタ
76543210
STALL_TH [7:0]
R/W-00001111b
表 7-30 CTRL6 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-0STALL_TH [7:0]R/W00001111b

00000000b = 0 カウント

XXXXXXXXb = 1～254 カウント

11111111b = 255 カウント

7.6.12 CTRL7 制御レジスタ (アドレス = 0x09)

図 7-43 に、CTRL7 制御レジスタのフィールドを示し、表 7-31 に、その説明を示します。

読み出し専用

図 7-43 CTRL7 制御レジスタ
76543210
TRQ_COUNT [7:0]
R-11111111b
表 7-31 CTRL7 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-0TRQ_COUNT [7:0]R11111111b

00000000b = 0 カウント

XXXXXXXXb = 1～254 カウント

11111111b = 255 カウント

7.6.13 CTRL8 制御レジスタ (アドレス = 0x0A)

図 7-44 に、CTRL8 制御レジスタのフィールドを示し、表 7-32 に、その説明を示します。

読み出し専用

図 7-44 CTRL8 制御レジスタ
76543210
RSVDREV_ID [3:0]
R-0000bR-0010b
表 7-32 CTRL8 制御レジスタのフィールドの説明
ビットフィールドタイプデフォルト説明
7-4RSVDR0000b

予約済み

3-0REV_IDR0010b

シリコンのリビジョン識別。

0000b は第 1 のプロトタイプ・リビジョンを示します。

0001b は第 2 のプロトタイプ・リビジョンを示します。

0010b は量産リビジョンを示します。