JAJSFF3B November   2020  – April 2021 INA849

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 可変ゲイン設定
      2. 8.3.2 ゲイン・ドリフト
      3. 8.3.3 広い入力同相範囲
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 リファレンス・ピン
      2. 9.1.2 入力バイアス電流のリターン・パス
      3. 9.1.3 消費電力による熱の影響
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 センサ・コンディショニング回路
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
      2. 9.2.2 マイク・プリアンプ回路のファンタム電源
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6 代表的特性

TA = 25℃、VS = ±15V、中電圧での VCM、VRL = 10kΩ、グランドに接続、VREF = 0V、および G = 1 (特に記述のない限り)

N = 1695、平均 = 0.26µV、標準偏差 = 5.85µV
図 7-1 入力オフセット電圧の代表的な分布
N = 1695、平均 = -43.83µV、標準偏差 = 111.74µV
図 7-3 出力オフセット電圧の代表的な分布
N = 120、平均 = 7.58nA、標準偏差 = 1.84nA
図 7-5 入力バイアス電流の代表的な分布
N = 120、平均 = -0.11nA、標準偏差 = 1.01nA
図 7-7 入力オフセット電流の代表的な分布
N = 120、平均 = -0.375µV/V、標準偏差 = 0.043µV/V
図 7-9 CMRR の代表的な分布 G = 100
N = 120
図 7-11 出力段オフセット電圧と温度との関係
 
図 7-13 出力を基準とするオフセット電圧と負入力同相電圧との関係
 
図 7-15 正入力バイアス電流と入力同相電圧との関係
 
図 7-17 入力オフセット電圧と入力同相電圧との関係
 
図 7-19 入力オフセット電流と温度との関係
 
図 7-21 CMRR と周波数との関係 (1kΩ のソース不均衡)
 
図 7-23 負の PSRR と周波数 (RTI) との関係
GUID-20210315-CA0I-5KPF-F572-6ST9DDTXD90R-low.png
 
図 7-25 電流ノイズ・スペクトル密度と周波数 (RTI) との関係
 G = 1000
図 7-27 0.1Hz～10Hz RTI 電圧ノイズ
G = 1
図 7-29 ゲイン非直線性と出力電圧との関係
 
図 7-31 閉ループ・ゲインと周波数との関係
 
図 7-33 大信号周波数応答
G = 1、CL = 100pF 
図 7-35 小信号ステップ応答 G = 1
G = 100、CL = 100pF 
図 7-37 小信号ステップ応答 G = 100
G = 1 VSTEP = 10V
図 7-39 G = 1 の場合のセトリング・タイム
G = 1000 VSTEP = 10V
図 7-41 G = 1000 の場合のセトリング・タイム
GUID-20210413-CA0I-TLRS-BTMP-LBM18HQLBSHL-low.png
 
図 7-43 全高調波歪と周波数との関係 (負荷ごと)
GUID-20201209-CA0I-DMXW-QSBZ-1F0NFPQJNKV2-low.png
 
図 7-45 3 次高調波歪と周波数との関係
N = 30、平均 = 0.10µV/℃、標準偏差 = 0.08µV/℃
図 7-2 入力オフセット電圧ドリフトの代表的な分布
N = 120、平均 = -4.14µV/℃、標準偏差 = 2.00µV/℃
図 7-4 出力オフセット電圧ドリフトの代表的な分布
N = 120、平均 = 7.24nA、標準偏差 = 1.80nA
図 7-6 入力バイアス電流の代表的な分布 (85℃)
N = 120、平均 = 3.08µV/V、標準偏差 = 5.57µV/V
図 7-8 CMRR の代表的な分布 G = 1
N = 120
図 7-10 入力段オフセット電圧と温度との関係
VREF = 0V
図 7-12 境界プロット - 入力同相電圧と出力電圧との関係
 
図 7-14 出力を基準とするオフセット電圧と正入力同相電圧との関係
 
図 7-16 負入力バイアス電流と入力同相電圧との関係
 
図 7-18 入力バイアス電流と温度との関係
 
図 7-20 CMRR と周波数 (RTI) との関係
 
図 7-22 正の PSRR と周波数 (RTI) との関係
 
図 7-24 電圧ノイズ・スペクトル密度と周波数 (RTI) との関係
 G = 1
図 7-26 0.1Hz～10Hz RTI 電圧ノイズ
 
図 7-28 0.1Hz～10Hz RTI 電流ノイズ
G = 10
図 7-30 ゲイン非直線性と出力電圧との関係
 
図 7-32 閉ループ出力インピーダンスと周波数との関係
 
図 7-34 オーバーシュートと容量性負荷との関係
G = 10、CL = 100pF 
図 7-36 小信号ステップ応答 G = 10
G = 1000、CL = 100pF 
図 7-38 小信号ステップ応答 G = 1000
G = 100 VSTEP = 10V
図 7-40 G = 100 の場合のセトリング・タイム
GUID-20210413-CA0I-JM2C-3G0G-3FBPCLZ1BRTK-low.png
 
図 7-42 全高調波歪みと周波数との関係
GUID-20201209-CA0I-FRC3-PZ2P-X1STGTXVK4KX-low.png
 
図 7-44 2 次高調波歪と周波数との関係
 
図 7-46 消費電流と温度との関係