JAJSVM9D September   2010  – October 2025 ISO7240CF-Q1 , ISO7241C-Q1 , ISO7242C-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱特性
    5. 5.5  電力定格
    6. 5.6  安全関連認証
    7. 5.7  安全限界値
    8. 5.8  絶縁仕様
    9. 5.9  電気的特性：5V 動作時の VCC1 と VCC2
    10. 5.10 電気的特性：3.3V 動作時の VCC1 と VCC2
    11. 5.11 電気的特性：3.3V 動作時の VCC1、5V 動作時の VCC2
    12. 5.12 電気的特性：5V 動作時の VCC1、3.3V 動作時の VCC2
    13. 5.13 スイッチング特性: 3.3V 動作時の VCC1 と VCC2
    14. 5.14 スイッチング特性：5V 動作時の VCC1 と VCC2
    15. 5.15 スイッチング特性: 3.3V 動作時の VCC1、5V 動作時の VCC2
    16. 5.16 スイッチング特性: 5V 動作時の VCC1、3.3V 動作時の VCC2
    17. 5.17 絶縁特性曲線
    18. 5.18 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
      1. 7.4.1 デバイス I/O 回路図
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 プロセス制御用の絶縁型データ アクイジション システム
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
      2. 8.2.2 16 入力のアナログ入力モジュール向け絶縁型 SPI
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 絶縁型 RS-232 インターフェイス
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 PCB 材料
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.1 アプリケーション情報

ISO724x-Q1 デバイス ファミリは、シングルエンド TTL または CMOS ロジック スイッチング テクノロジーを使用しています。電源電圧の範囲は、VCC1 と VCC2 の両方の電源で 3.15V～5.5V です。デジタル アイソレータを使って設計する場合は、シングルエンド設計構造のため、デジタル アイソレータが特定のインターフェイス規格に準拠していないこと、シングルエンド CMOS または TTL デジタル信号ラインの絶縁のみを目的としていることに注意してください。アイソレータは、通常、インターフェイスの種類や規格にかかわらず、データ コントローラ (μC または UART) と、データ コンバータまたはライン トランシーバとの間に配置されます。