JAJSBA6N January   2000  – March 2024 LMC555

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 低消費電力
      2. 7.3.2 さまざまなパッケージおよび互換性
      3. 7.3.3 非安定および単安定の両方のモードで動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 単安定動作
      2. 7.4.2 非安定動作
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 単安定モードでの LED の点滅
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 周波数分周器
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 アプリケーション曲線
      3. 8.2.3 パルス幅変調器
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 アプリケーション曲線
      4. 8.2.4 パルス位置変調
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 アプリケーション曲線
      5. 8.2.5 50% デューティ サイクルの発振器
        1. 8.2.5.1 設計要件
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.4.1 単安定動作

この動作モードでは、タイマはワンショットとして機能します (図 7-2)。外付けコンデンサは、最初は内部回路によって放電された状態に保持されます。1/3 VS より低い負のトリガ パルスをTRIGGER ピンに印加すると、フリップフロップがセットされ、コンデンサの短絡が解放され、出力が HIGH に駆動されます。

GUID-A1FABC83-4CCA-47C0-A639-64BDA6871B49-low.png図 7-2 単安定 (ワンショット)

このとき、コンデンサの両端の電圧は、tH = 1.1 RAC の間、指数関数的に増加します。この期間は出力が HIGH に維持される時間でもあり、この期間の終了時には電圧は 2/3 VS に等しくなります。その後、コンパレータはフリップ フロップをリセットします。これによりコンデンサが放電され、出力が LOW 状態に駆動されます。 この動作モードで生成される波形を 図 7-3 に示します。コンパレータの充電レベルとスレッショルドレベルはどちらも電源電圧に正比例するため、内部タイミングは電源に依存しません。

GUID-6A0BA9A0-DE13-4DC9-BE87-0688D6FE437B-low.png
VS = 5 V 上のトレース：入力 5V/div RA = 9.1 kΩ
時間 = 0.1ms/div 中央のトレース：出力 5V/div C = 0.01µF
下のトレース：コンデンサ電圧 2V/div
図 7-3 単安定波形

RESET は、TRIGGER をオーバーライドします。トリガは、THRESHOLD をオーバーライドできます。したがって、トリガ パルスは、目的の tH よりも短くなるようにしてください。TRIGGER の最小パルス幅は 20ns、RESETの最小パルス幅は 400ns です 。出力が HIGH のタイミング サイクル中に、さらにトリガ パルスを印加しても、タイミング期間終了の少なくとも 10µs 前にトリガ入力が HIGH に復帰していれば、回路に影響しません。ただし、この期間中に RESET ピンに負のパルスを印加すると、回路をリセットできます 。トリガ パルスが再度印加されるまで、出力は LOW 状態のままです。

リセット機能を使用しないときは、誤トリガの可能性を避けるため、RESET ピンを V+ に接続します。図 7-4 は、さまざまな時間遅延に対する RC 値を簡単に決定するための計算図表です。

注:

単安定動作では、タイミング サイクルが終了する前にトリガを HIGH に駆動します。

GUID-F647B67D-12DD-4841-9F6C-A8E259C859FA-low.png図 7-4 時間遅延