JAJSX65A August   2025  – October 2025 LMK3H2104 , LMK3H2108

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C の特性
  7. 6 パラメータ測定情報
    1. 6.1 LP-HCSL テストまたはシミュレーション負荷
    2. 6.2 LVDS テスト負荷
    3. 6.3 LVCMOS テスト負荷
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GPI/GPIO
        1. 7.3.1.1 GPI/GPIO ピンの機能
        2. 7.3.1.2 GPI/GPIO 構成
        3. 7.3.1.3 GPI/GPIO による I2C アドレス
        4. 7.3.1.4 3 レベル入力モードの GPIO ピン
        5. 7.3.1.5 GPI/GPIO 内部プルアップおよびプルダウン
      2. 7.3.2  OTP
        1. 7.3.2.1 OTP の概要
        2. 7.3.2.2 OTP ページの選択
        3. 7.3.2.3 OTP ページ選択ピンの極性
        4. 7.3.2.4 「動的 OTP ページ変更」セクションを追加
        5. 7.3.2.5 動的 OTP ページ変更のタイミング
      3. 7.3.3  PWRGD/PWRDN#
        1. 7.3.3.1 PWRGD/PWRDN# 機能の割り当て
        2. 7.3.3.2 PWRGD
        3. 7.3.3.3 PWRDN#
      4. 7.3.4  電源
        1. 7.3.4.1 電源ピン マッピング
        2. 7.3.4.2 未使用電源ピン
      5. 7.3.5  パワーアップ シーケンス
        1. 7.3.5.1 パワーアップ シーケンス
      6. 7.3.6  出力の有効化と無効化
        1. 7.3.6.1 OE レジスタ
        2. 7.3.6.2 OE グループの割り当て
        3. 7.3.6.3 OE およびロジック
        4. 7.3.6.4 代替 OE
        5. 7.3.6.5 OE の極性
        6. 7.3.6.6 単一の LVCMOS OE
        7. 7.3.6.7 LOS および出力動作
      7. 7.3.7  PERST#
        1. 7.3.7.1 PERST# バッファ モード
        2. 7.3.7.2 PERST# ラッチ
      8. 7.3.8  ステータス信号
        1. 7.3.8.1 CLK_READY
        2. 7.3.8.2 入力 LOS
        3. 7.3.8.3 出力周波数検出
        4. 7.3.8.4 CRC_ERROR
        5. 7.3.8.5 ステータス イベント レジスタ
        6. 7.3.8.6 デバイス割り込み
        7. 7.3.8.7 GPIO からのステータス信号
      9. 7.3.9  入力レシーバ
        1. 7.3.9.1 GPI 入力およびクロック入力
        2. 7.3.9.2 クロック入力構成および終端
        3. 7.3.9.3 差動クロック入力
        4. 7.3.9.4 フェイルセーフ入力
        5. 7.3.9.5 入力クロストークの低減
      10. 7.3.10 入力スイッチング
        1. 7.3.10.1 自動切り替え
        2. 7.3.10.2 マニュアル切り換え
      11. 7.3.11 出力 MUX
        1. 7.3.11.1 クロック出力 MUX の設定
      12. 7.3.12 出力ドライバ
        1. 7.3.12.1  出力フォーマット
        2. 7.3.12.2  1.2V LVCMOS 出力
        3. 7.3.12.3  LVCMOS 出力インピーダンス
        4. 7.3.12.4  プログラム可能な出力スルー レート
        5. 7.3.12.5  出力極性
        6. 7.3.12.6  二重終端 LP-HCSL 出力
        7. 7.3.12.7  AC および DC-LVDS
        8. 7.3.12.8  LVDS 出力コモン モード
        9. 7.3.12.9  出力ディスエーブル状態
        10. 7.3.12.10 状態変化時の出力動作
      13. 7.3.13 出力同期
        1. 7.3.13.1 出力同期
        2. 7.3.13.2 同期および非同期 OE
      14. 7.3.14 出力位相シフト
      15. 7.3.15 動的な周波数変更
        1. 7.3.15.1 FOD 設定の更新
        2. 7.3.15.2 チャネル分周器を更新
        3. 7.3.15.3 DCO モード
    4. 7.4 SSC
    5. 7.5 デバイスの機能モード
      1. 7.5.1 分数出力分周器
        1. 7.5.1.1 FOD 動作
        2. 7.5.1.2 エッジ コンバイナ
        3. 7.5.1.3 整数境界スプリアス
      2. 7.5.2 バッファのみモード
    6. 7.6 プログラミング
      1. 7.6.1 I2C シリアル インターフェイス
      2. 7.6.2 ベンダ ID
      3. 7.6.3 OTP のプログラミング
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 アプリケーションのブロック図の例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
      4. 8.2.4 アプリケーション特性の波形
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

図 4-1 LMK3H2104 RGE パッケージ、24 ピン QFN (上面図)
表 4-1 ピンの機能
ピン タイプ(1) 説明
名称 番号
IN0_P/GPI_0 1 I 差動クロック入力または汎用入力。これらはフェイルセーフ入力ピンです。未使用の場合は、フローティングのままにします。
IN0_N/GPI_1 2 I
REF_1 3 O 1.8V、2.5V、3.3V の LVCMOS クロック出力。この出力はディスエーブルにして low またはトライステートにできます。未使用の場合は、フローティングのままにします。
OTP_SEL_0/SCL 4 I 多機能ピン。機能は、 パワーアップ時にピン 23 によって決定されます。デフォルトでは、両方のピンの内部プルダウン抵抗。SCL はフェイルセーフです。
  • OTP モード：OTP_SEL_[1:0] 4 つの OTP ページのうち 1 を選択します
  • I2C モード：SCL、SDA
OTP_SEL_1/SDA 5 I/O
GPI_2 6 I 汎用入力。フェイルセーフ ピン。未使用の場合は、フローティングのままにします
VDDD 7 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
GPIO_0 8 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
GPIO_1 9 I/O 汎用入出力。使用しない場合は、フローティングのままにするか、VDD に接続します。GPIO_1 を VDD に接続する場合は、出力として構成しないでください。
OUT0_N 10 O 差動クロック出力 0。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT0_P 11 O
VDDO_0 12 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT1_N 13 O 差動クロック出力 1。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT1_P 14 O
VDDO_1 15 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT2_N 16 O 差動クロック出力 2。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT2_P 17 O
VDDO_2 18 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT3_P 19 O 差動クロック出力 3。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT3_N 20 O
VDDO_3 21 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
VDDA 22 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
REF_0/CTRL 23 I/O 多機能ピン。パワーアップ時、ピン 4 とピン 5 の機能を決定するために、このピンの状態がラッチされます。内部プルアップまたはプルダウン抵抗は利用できません。このピンは、外部で high または low にプルアップする必要があります。
  • 電源オン時に低：I2C モード。ピン 4、5 = SCL、SDA
  • 電源投入時に高：OTP モード。ピン 4、5 = OTP_SEL_0、OTP_SEL_1
電源投入後、このピンは 1.8V、2.5V、3.3V LVCMOS クロックを出力するか、ディスエーブルして low またはトライステートにできます。
VDD_REF 24 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
DAP 25 G グランドに接続
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。
図 4-2 LMK3H2108 RKP パッケージ 40 ピン QFN 上面図
表 4-2 ピンの機能
ピン タイプ(1) 説明
名称 番号
IN0_P/GPI_0 1 I 差動クロック入力または汎用入力。これらはフェイルセーフ入力ピンです。未使用の場合は、フローティングのままにします。
IN0_N/GPI_1 2 I
VDDX 3 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
IN1_P/GPI_2 4 I 差動クロック入力または汎用入力。これらはフェイルセーフ入力ピンです。未使用の場合は、フローティングのままにします。
IN1_N/GPI_3 5 I
VDDR 6 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
IN2_P/GPI_4 7 I 差動クロック入力または汎用入力。これらはフェイルセーフ入力ピンです。未使用の場合は、フローティングのままにします。
IN2_N/GPI_5 8 I
SCL 9 I I2C クロック
SDA 10 I/O I2C データ
VDDD 11 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
GPIO_0 12 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
GPIO_1 13 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
GPIO_2 14 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
GPIO_3 15 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
GPIO_4 16 I/O 汎用入出力。未使用の場合は、フローティングのままにします。
NC 17 該当なし 接続なし。フローティングのままにするか、GND に接続します
VDDO_0 18 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT0_N 19 O 差動クロック出力 0。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT0_P 20 O
VDDO_1_2 21 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT1_N 22 O 差動クロック出力 1。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT1_P 23 O
OUT2_N 24 O 差動クロック出力 2。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT2_P 25 O
OUT3_N 26 O 差動クロック出力 3。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT3_P 27 O
OUT4_N 28 O 差動クロック出力 4。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT4_P 29 O
VDDO_3_4 30 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT5_N 31 O 差動クロック出力 5。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT5_P 32 O
VDDO_5 33 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
VDDO_6 34 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
OUT6_N 35 O 差動クロック出力 6。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT6_P 36 O
OUT7_N 37 O 差動クロック出力 7。LP-HCSL (85Ω または 100Ω)、LVDS および 1.2V、1.8V、2.5V、または 3.3V LVCMOS をサポートしています。未使用の場合は、フローティングのままにします。
OUT7_P 38 O
VDDO_7 39 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
VDDA 40 P 1.8、2.5 または 3.3V の電源。VDD マッピングについては、電源ピン マッピングを参照してください
DAP 41 G グランドに接続
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。