JAJSUW3B December   2024  – June 2025 OPA2383 , OPA383 , OPA4383

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 (OPA383)
    5. 5.5 熱に関する情報 (OPA2383)
    6. 5.6 電気的特性
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力バイアス電流
      2. 6.3.2 EMI 感受性と入力フィルタリング
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ゼロドリフト クロッキング
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 双方向電流センシング
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 ブリッジ センサ測定
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|14
サーマルパッド・メカニカル・データ
発注情報

7.4.1 レイアウトのガイドライン

適切なレイアウトのガイドラインに従ってください。トレースを短くし、可能な場合はプリント基板 (PCB) のグランド プレーンを使用し、表面実装部品をデバイス ピンのできるだけ近くに配置します。電源ピン付近の両端に 0.1µF のコンデンサを配置します。これらのガイドラインは、性能を向上させ、電磁干渉 (EMI) の影響を低減するなどの利点を実現するために、アナログ回路全体に適用する必要があります。

最小のオフセット電圧と高精度性能を実現するには、回路レイアウトと機械的条件を最適化する必要があります。異なる導体の接続部に形成される熱電対接合部で熱電効果 (ゼーベック効果) が発生するような温度勾配を避けます。確実に両方の入力ピンで電位が等しくなるようにして、これらの熱により発生する電位差をキャンセルします。レイアウトおよび設計に関するその他の考慮事項は以下のとおりです。

  • 熱電係数の低い条件を使用します (異なる金属は避けてください)。
  • 電源や他の熱源から部品を熱的に絶縁します。
  • オペアンプおよび入力回路を、冷却ファンなどの空気流から遮蔽します。

これらのガイドラインに従うと、接合部によって温度が異なるものになる可能性が低減します。接合部によって温度が異なると、使用する材料によっては熱電気電圧ドリフトが 0.1µV/℃ 以上になる可能性があります。