JAJSSZ5G March   1993  – February 2024 SN65C1167 , SN65C1168 , SN75C1167 , SN75C1168

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics, Driver Section
    6. 5.6 Switching Characteristics
    7. 5.7 Electrical Characteristics, Receiver Section
    8. 5.8 Switching Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Functional Block Diagram
    2. 7.2 Device Functional Modes
      1. 7.2.1 Functions Table
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • NS|16
  • N|16
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN65C1167、SN75C1167、SN65C1168、SN75C1168 デュアル ドライバ / レシーバは、平衡伝送ライン用に設計された集積回路です。これらのデバイスは、TIA/EIA-422-B および ITU Recommendation V.11 に適合しています。

SN65C1167 および SN75C1167 は、デュアル 3 ステート差動ライン ドライバとデュアル 3 ステート差動ライン レシーバを統合しており、どちらも 5V 単一電源で動作します。ドライバとレシーバはそれぞれアクティブ High、アクティブ Low のイネーブルを備えており、それらのイネーブルを外部で互いに接続することで、方向制御として機能させることができます。SN65C1168 および SN75C1168 ドライバは、個別のアクティブ High イネーブルを搭載しています。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
SN65C1167 DB (SSOP) 6.2mm × 5.30mm
NS (SOP) 10.3mm×5.30mm
SN75C1167 DB (SSOP) 6.2mm × 5.30mm
N (PDIP) 19.3mm × 6.35mm
NS (SOP) 10.3mm×5.30mm
SN65C1168 N (PDIP) 19.3mm × 6.35mm
NS (SOP) 10.3mm×5.30mm
PW (TSSOP) 5mm × 4.40mm
SN75C1168 DB (SSOP) 6.2mm × 5.30mm
N (PDIP) 19.3mm × 6.35mm
NS (SOP) 10.3mm×5.30mm
PW (TSSOP) 5mm × 4.4mm
(1) 詳細については、セクション 10 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
GUID-EB902A67-B1EE-46FE-9B9A-2E6243021C3E-low.gif 論理図 (正論理)