JAJSR22 August   2023 SN74LV14B-EP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成と機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  スイッチング特性、VCC = 3.3V ± 0.3V
    7. 6.7  スイッチング特性、VCC = 5V±0.5V
    8. 6.8  ノイズ特性
    9. 6.9  動作特性
    10. 6.10 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 CMOS シュミット・トリガ入力
      2. 8.3.2 平衡な CMOS プッシュプル出力
      3. 8.3.3 部分的パワーダウン (Ioff)
      4. 8.3.4 クランプ・ダイオード構造
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 電源に関する考慮事項
      2. 9.2.2 入力に関する検討事項
      3. 9.2.3 出力に関する考慮事項
      4. 9.2.4 詳細な設計手順
      5. 9.2.5 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74LV14B-EP デバイスは、2V～5.5V の VCC で動作するように設計されたシュミット・トリガ入力を持つ 6 つの独立したインバータを備えています。各ゲートはブール関数 Y = A を正論理で実行します。

このデバイスは、Ioff を使った部分的パワーダウン・アプリケーション向けに完全に動作が規定されています。Ioff 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

パッケージ情報
部品番号パッケージ (1)パッケージ・サイズ (2)
SN74LV14B-EPPW (TSSOP、14)5mm × 6.4mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-06C58457-49CB-4FBA-BBE9-578D5FDFA767-low.gif論理図 (正論理)