JAJSO68A september   2022  – march 2023 THVD1424

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  ESD 定格 [IEC]
    4. 6.4  推奨動作条件
    5. 6.5  熱に関する情報
    6. 6.6  消費電力
    7. 6.7  電気的特性
    8. 6.8  スイッチング特性_500kbps
    9. 6.9  スイッチング特性_20Mbps
    10. 6.10 スイッチング特性_終端抵抗
    11. 6.11 スイッチング特性_全二重 / 半二重スイッチング
    12. 6.12 代表的な特性
  7. 7 パラメータ測定情報
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
    4. 8.4 デバイスの機能モード
      1. 8.4.1 オンチップの切り替え可能終端
      2. 8.4.2 動作データ・レート
      3. 8.4.3 保護機能
  9. 9 アプリケーション情報に関する免責事項
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 データ・レートとバス長
        2. 9.2.1.2 スタブ長
        3. 9.2.1.3 バスの負荷
        4. 9.2.1.4 レシーバのフェイルセーフ
        5. 9.2.1.5 過渡保護
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  11. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.3 電源に関する推奨事項

すべてのデータ・レートと電源電圧で信頼性の高い動作を確保するために、電源ピンのできるだけ近くに 1µF 以上のセラミック・コンデンサを配置して、両方の電源ピン VCC と VIO をデカップリングする必要があります。これにより、スイッチ・モード電源の出力に存在する電源電圧リップルを低減し、PCB 電源プレーンの抵抗とインダクタンスを補償するのに役立ちます。デバイスが正常に動作するには、電源ランプアップ時または定常状態動作時に、バス側電源 VCC がロジック電源 VIO 以上である必要があります。