JAJSJA8D june   2020  – march 2023 TLV9020-Q1 , TLV9021-Q1 , TLV9022-Q1 , TLV9024-Q1 , TLV9030-Q1 , TLV9031-Q1 , TLV9032-Q1 , TLV9034-Q1

PRODMIX  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1. 5.1 ピンの機能：TLV90x0-Q1 および TLV90x1-Q1 シングル
    2.     ピンの機能：TLV90x2-Q1 デュアル
    3.     ピンの機能：TLV90x4-Q1 クワッド
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4.     熱に関する情報、TLV90x0-Q1、TLV90x1-Q1
    5. 6.4  熱に関する情報、TLV90x2-Q1
    6. 6.5  熱に関する情報、TLV90x4-Q1
    7. 6.6  電気的特性、TLV90x0-Q1、TLV90x1-Q1
    8. 6.7  スイッチング特性、TLV90x0-Q1、TLV90x1-Q1
    9. 6.8  電気的特性、TLV90x2-Q1
    10. 6.9  スイッチング特性、TLV90x2-Q1
    11. 6.10 電気的特性、TLV90x4-Q1
    12. 6.11 スイッチング特性、TLV90x4-Q1
    13. 6.12 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
      1. 7.4.1 出力
        1. 7.4.1.1 TLV9022-Q1 および TLV9024-Q1 のオープン・ドレイン出力
        2. 7.4.1.2 TLV9032-Q1 および TLV9034-Q1 のプッシュプル出力
      2. 7.4.2 パワーオン・リセット (POR)
      3. 7.4.3 入力
        1. 7.4.3.1 レール・ツー・レール入力
        2. 7.4.3.2 フォルト・トレラント入力
        3. 7.4.3.3 入力保護
      4. 7.4.4 ESD 保護
      5. 7.4.5 未使用入力
      6. 7.4.6 ヒステリシス
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 基本的なコンパレータの定義
        1. 8.1.1.1 動作
        2. 8.1.1.2 伝搬遅延
        3. 8.1.1.3 オーバードライブ電圧
      2. 8.1.2 ヒステリシス
        1. 8.1.2.1 ヒステリシス付きの反転コンパレータ
        2. 8.1.2.2 ヒステリシス付きの非反転コンパレータ
        3. 8.1.2.3 オープン・ドレイン出力を使用した反転 / 非反転ヒステリシス
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ウィンドウ・コンパレータ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 方形波発振器
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
        3. 8.2.2.3 アプリケーション曲線
      3. 8.2.3 可変パルス幅ジェネレータ
      4. 8.2.4 時間遅延ジェネレータ
      5. 8.2.5 ロジック・レベル・シフタ
      6. 8.2.6 ワンショット・マルチバイブレータ
      7. 8.2.7 双安定マルチバイブレータ
      8. 8.2.8 ゼロ交差検出器
      9. 8.2.9 パルス・スライサ
    3. 8.3 電源に関する推奨事項
  9. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  11. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2.4 時間遅延ジェネレータ

図 8-13 に示す回路は、基準時間からの所定の時間間隔で出力信号を提供し、入力が 0V に戻った時点で自動的に出力を "Low" にリセットします。これは、電源の制御されたスタートアップをトリガする「パワー・オン」信号をシーケンシングするのに便利です。

GUID-A603155B-F275-4D1A-B006-F9C1B859FAA0-low.gif図 8-13 時間遅延ジェネレータ

VIN = 0 の場合を考えます。コンパレータ 4 の出力はグランドにも接続されており、コンデンサを「短絡」させて 0V に保持します。これは、コンパレータ 1、2、3 の出力も 0V であることを意味します。入力信号が印加されると、オープン・ドレイン・コンパレータ 4 の出力が ハイ・インピーダンスになり、 C は R を介して指数関数的に充電されます。これをグラフに示します。コンパレータ 1、2、3 の出力電圧は、VC が基準電圧 V1、V2、V3 を超えて上昇すると、順番に "High" 状態に切り替わります。10kΩ および 10MΩ の抵抗によって小さなヒステリシスが設定され、遅延時間が長くなる RC 時定数を選択した場合でも高速スイッチングが保証されます。R = 100kΩ、C = 0.01µF～1µF を出発点として調整することを推奨します。

VIN が 0V に低下すると、コンパレータの出力が "Low" になり、コンデンサが直ちに放電されるため、すべての出力が直ちに "Low" になります。

コンパレータ 4 はオープン・ドレイン型出力 (TLV902x-Q1) でなければなりませんが、コンパレータ 1 ～ 3 はシステム要件に応じてオープン・ドレイン出力またはプッシュプル出力にできます。プッシュプル出力デバイスには、RPU は必要ありません。