次のリストに、PCB レイアウトと部品の配置に関する重要なガイドラインを要約し、熱や EMI 特性を含めて DC/DC モジュールの性能を最適化します。図 9-12 および図 9-13 に、TLVM13610 の推奨 PCB レイアウトと、最適化された電力段および小信号部品の配置および配線を示します。

• 入力コンデンサは、VIN ピンにできる限り近づけて配置してください。モジュール・パッケージの各側に配置されている VIN1 ピンと VIN2 ピンに基づいて、入力コンデンサのデュアル配置と対称配置に注意してください。高周波電流は 2 つに分割され、関連する磁界の寄与が互いに打ち消し合うように効果的に逆方向に流れ、EMI 性能が向上します。
  • X7R または X7S 誘電体とともに、低 ESR の 1206 または 1210 セラミック・コンデンサを使用します。このモジュールには、高周波バイパス用のデュアル 0402 入力コンデンサが内蔵されています。
  • 入力コンデンサのグランド・リターン・パスは、モジュールの下にある PGND パッドに接続する局所的な上面プレーンで構成されている必要があります。
  • VIN ピンは内部で接続されていますが、下側の PCB 層で広いポリゴン・プレーンを使用して、これらのピンを相互に接続し、入力電源に接続します。
• 出力コンデンサは、VOUT ピンにできる限り近づけて配置してください。出力コンデンサのデュアル配置と対称配置が類似しているため、磁界の打ち消しと EMI の低減が可能です。
  • 出力コンデンサのグランド・リターン・パスは、モジュールの下にある PGND パッドに接続する局所的な上面プレーンで構成されている必要があります。
  • VOUT ピンは内部で接続されていますが、下側の PCB 層で広いポリゴン・プレーンを使用して、これらのピンを相互に接続し、負荷に接続することで、導通損失と熱ストレスを低減します。
• 帰還抵抗を FB ピンの近くに配置することで、FB パターンをできるだけ短くします。分圧抵抗を負荷ではなく FB ピン近くに配置することで、出力電圧帰還パスのノイズの影響を小さくします。FB は電圧ループ・エラー・アンプへの入力であり、ノイズの影響を受けやすい高インピーダンス・ノードを表します。上側の帰還抵抗から必要な出力電圧レギュレーション・ポイントまでパターンを配線します。
• モジュールの上層の直下にある PCB 層のソリッド・グランド・プレーンを使用します。このプレーンは、スイッチング・ループ内の電流に関連する磁界を最小化することで、ノイズ・シールドとして機能します。AGND ピン 6 と 11 をモジュールの下にある PGND ピン 19 に直接接続します。
• 適切なヒートシンクのために十分な PCB 面積を確保します。十分な銅面積を使用して、最大負荷電流および周囲温度条件に対応する低熱インピーダンスを実現します。接合部温度を 150℃ 未満に維持するために、TLVM13610 には十分なヒートシンクを用意してください。全定格負荷で動作する場合、上面のグランド・プレーンは重要な放熱面積になります。一連のヒートシンク・ビアを使用して、パッケージの露出したパッド (PGND) を PCB グランド・プレーンに接続します。PCB に複数の銅層がある場合は、これらのサーマル・ビアを内部層のグランド・プレーンに接続します。PCB 層の上部と下部は 2 オンスの銅厚 (最低でも 1 オンス以上) を推奨します。