JAJSFZ5Q June   2007  â€“ August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 1 ç‰¹é•·
  2. 2 ã‚¢ãƒ—リケヌション
  3. 3 æŠ‚芁
    1. 3.1 機胜ブロック図
  4. 4 æ”¹èš‚履歎
  5. 5 ãƒ‡ãƒã‚€ã‚¹ã®æ¯”范
    1. 5.1 関連補品
  6. 6 ç«¯å­æ§‹æˆãŠã‚ˆã³æ©Ÿèƒœ
    1. 6.1 ピン配眮図
    2. 6.2 信号の説明
  7. 7 ä»•æ§˜
    1. 7.1  絶察最倧定栌
    2. 7.2  ESD 定栌 - 車茉甚
    3. 7.3  ESD 定栌 - 民生甚
    4. 7.4  掚奚動䜜条件
    5. 7.5  消費電力の抂略
      1. 7.5.1 TMS320F28335/F28235 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      2. 7.5.2 TMS320F2834/F28234 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      3. 7.5.3 消費電流の䜎枛
      4. 7.5.4 消費電流のグラフ
    6. 7.6  電気的特性
    7. 7.7  熱抵抗特性
      1. 7.7.1 PGF パッケヌゞ
      2. 7.7.2 PTP パッケヌゞ
      3. 7.7.3 ZHH パッケヌゞ
      4. 7.7.4 ZAY パッケヌゞ
      5. 7.7.5 ZJZ パッケヌゞ
    8. 7.8  熱蚭蚈の怜蚎事項
    9. 7.9  タむミングおよびスむッチング特性
      1. 7.9.1 タむミング・パラメヌタの蚘号説明
        1. 7.9.1.1 タむミング・パラメヌタに関する䞀般的泚意事項
        2. 7.9.1.2 テスト負荷回路
        3. 7.9.1.3 デバむス・クロック衚
          1. 7.9.1.3.1 クロックおよび呜名芏則 (150MHz デバむス)
          2. 7.9.1.3.2 クロックおよび呜名芏則 (100MHz デバむス)
      2. 7.9.2 電源シヌケンス
        1. 7.9.2.1 パワヌ・マネヌゞメントおよび監芖回路゜リュヌション
        2. 7.9.2.2 リセット (XRS) のタむミング芁件
      3. 7.9.3 クロックの芁件および特性
        1. 7.9.3.1 入力クロック呚波数
        2. 7.9.3.2 XCLKIN のタむミング芁件 – PLL むネヌブル
        3. 7.9.3.3 XCLKIN のタむミング芁件 – PLL ディセヌブル
        4. 7.9.3.4 XCLKOUT のスむッチング特性 (PLL バむパスたたはむネヌブル)
        5. 7.9.3.5 タむミング図
      4. 7.9.4 ペリフェラル
        1. 7.9.4.1 汎甚入出力 (GPIO)
          1. 7.9.4.1.1 GPIO - 出力タむミング
            1. 7.9.4.1.1.1 汎甚出力のスむッチング特性
          2. 7.9.4.1.2 GPIO - 入力タむミング
            1. 7.9.4.1.2.1 汎甚入力のタむミング芁件
          3. 7.9.4.1.3 入力信号のサンプリング・りィンドり幅
          4. 7.9.4.1.4 䜎消費電力モヌドのりェヌクアップ・タむミング
            1. 7.9.4.1.4.1 アむドル・モヌドのタむミング芁件
            2. 7.9.4.1.4.2 アむドル・モヌドのスむッチング特性
            3. 7.9.4.1.4.3 アむドル・モヌドのタむミング図
            4. 7.9.4.1.4.4 スタンバむ・モヌドのタむミング芁件
            5. 7.9.4.1.4.5 スタンバむ・モヌドのスむッチング特性
            6. 7.9.4.1.4.6 スタンバむ・モヌドのタむミング図
            7. 7.9.4.1.4.7 ホヌルト・モヌドのタむミング芁件
            8. 7.9.4.1.4.8 ホヌルト・モヌドのスむッチング特性
            9. 7.9.4.1.4.9 ホヌルト・モヌドのタむミング図
        2. 7.9.4.2 拡匵制埡ペリフェラル
          1. 7.9.4.2.1 拡匵パルス幅倉調噚 (ePWM) タむミング
            1. 7.9.4.2.1.1 ePWM のタむミング芁件
            2. 7.9.4.2.1.2 ePWM のスむッチング特性
          2. 7.9.4.2.2 トリップ・ゟヌン入力のタむミング
            1. 7.9.4.2.2.1 トリップ・ゟヌン入力のタむミング芁件
          3. 7.9.4.2.3 高分解胜 PWM のタむミング
            1. 7.9.4.2.3.1 SYSCLKOUT = (60150MHz) での高分解胜 PWM 特性
          4. 7.9.4.2.4 拡匵キャプチャ (eCAP) タむミング
            1. 7.9.4.2.4.1 拡匵キャプチャ (eCAP) タむミング芁件
            2. 7.9.4.2.4.2 eCAP のスむッチング特性
          5. 7.9.4.2.5 拡匵盎亀゚ンコヌダ・パルス (eQEP) モゞュヌルのタむミング
            1. 7.9.4.2.5.1 拡匵盎亀゚ンコヌダ・パルス (eQEP) モゞュヌルのタむミング芁件
            2. 7.9.4.2.5.2 eQEP のスむッチング特性
          6. 7.9.4.2.6 ADCの倉換開始タむミング
            1. 7.9.4.2.6.1 倖郚 ADC 倉換開始のスむッチング特性
            2. 7.9.4.2.6.2 ADCSOCAO たたは ADCSOCBO タむミング
        3. 7.9.4.3 倖郚割り蟌みのタむミング芁件
          1. 7.9.4.3.1 倖郚割り蟌みのタむミング芁件
          2. 7.9.4.3.2 倖郚割り蟌みのスむッチング特性
          3. 7.9.4.3.3 倖郚割り蟌みのタむミング図
        4. 7.9.4.4 I2C の電気的仕様およびタむミング
          1. 7.9.4.4.1 I2C のタむミング
        5. 7.9.4.5 シリアル・ペリフェラル・むンタヌフェむス (SPI) のタむミング
          1. 7.9.4.5.1 マスタ・モヌドのタむミング
            1. 7.9.4.5.1.1 SPI マスタ・モヌドの倖郚タむミング (クロック䜍盞 = 0)
            2. 7.9.4.5.1.2 SPI マスタ・モヌドの倖郚タむミング (クロック䜍盞 = 1)
          2. 7.9.4.5.2 スレヌブ・モヌドのタむミング
            1. 7.9.4.5.2.1 SPI スレヌブ・モヌドの倖郚タむミング (クロック䜍盞 = 0)
            2. 7.9.4.5.2.2 SPI スレヌブ・モヌドの倖郚タむミング (クロック䜍盞 = 1)
        6. 7.9.4.6 マルチチャネル・バッファ付きシリアル・ポヌト (McBSP) のタむミング
          1. 7.9.4.6.1 McBSP の送信および受信タむミング
            1. 7.9.4.6.1.1 McBSP のタむミング芁件
            2. 7.9.4.6.1.2 McBSP のスむッチング特性
          2. 7.9.4.6.2 SPI マスタたたはスレヌブずしおの McBSP タむミング
            1. 7.9.4.6.2.1 SPI マスタたたはスレヌブずしおの McBSP タむミング芁件 (CLKSTP = 10b、CLKXP = 0)
            2. 7.9.4.6.2.2 SPI マスタたたはスレヌブずしおの McBSP スむッチング特性 (CLKSTP = 10b、CLKXP = 0)
            3. 7.9.4.6.2.3 SPI マスタたたはスレヌブずしおの McBSP タむミング芁件 (CLKSTP = 11b、CLKXP = 0)
            4. 7.9.4.6.2.4 SPI マスタたたはスレヌブずしおの McBSP スむッチング特性 (CLKSTP = 11b、CLKXP = 0)
            5. 7.9.4.6.2.5 SPI マスタたたはスレヌブずしおの McBSP タむミング芁件 (CLKSTP = 10b、CLKXP = 1)
            6. 7.9.4.6.2.6 SPI マスタたたはスレヌブずしおの McBSP スむッチング特性 (CLKSTP = 10b、CLKXP = 1)
            7. 7.9.4.6.2.7 SPI マスタたたはスレヌブずしおの McBSP タむミング芁件 (CLKSTP = 11b、CLKXP = 1)
            8. 7.9.4.6.2.8 SPI マスタたたはスレヌブずしおの McBSP スむッチング特性 (CLKSTP = 11b、CLKXP = 1)
      5. 7.9.5 MCU ぞの JTAG デバッグ・プロヌブ接続 (信号バッファなし)
      6. 7.9.6 倖郚むンタヌフェむス (XINTF) のタむミング
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同期モヌド (USEREADY = 1、READYMODE = 0)
        3. 7.9.6.3 非同期モヌド (USEREADY = 1、READYMODE = 1)
        4. 7.9.6.4 XINTF 信号の XCLKOUT ぞの敎列
        5. 7.9.6.5 倖郚むンタヌフェむスの読み取りタむミング
          1. 7.9.6.5.1 倖郚むンタヌフェむスの読み取りタむミング芁件
          2. 7.9.6.5.2 倖郚むンタヌフェむス読み取りのスむッチング特性
        6. 7.9.6.6 倖郚むンタヌフェむスの曞き蟌みタむミング
          1. 7.9.6.6.1 倖郚むンタヌフェむス曞き蟌みのスむッチング特性
        7. 7.9.6.7 倖郚むンタヌフェむス読み取り時レディのタむミング (1぀の倖郚りェむト状態)
          1. 7.9.6.7.1 倖郚むンタヌフェむス読み取りのスむッチング特性 (読み取り時のレディ、1぀のりェむト状態)
          2. 7.9.6.7.2 倖郚むンタヌフェむスの読み取りタむミング芁件 (読み取り時のレディ、1぀のりェむト状態)
          3. 7.9.6.7.3 同期 XREADY のタむミング芁件 (読み取り時のレディ、1぀のりェむト状態)
          4. 7.9.6.7.4 非同期 XREADY のタむミング芁件 (読み取り時のレディ、1぀のりェむト状態)
        8. 7.9.6.8 倖郚むンタヌフェむス曞き蟌み時レディのタむミング (1぀の倖郚りェむト状態)
          1. 7.9.6.8.1 倖郚むンタヌフェむス曞き蟌みのスむッチング特性 (曞き蟌み時のレディ、1぀のりェむト状態)
          2. 7.9.6.8.2 同期 XREADY のタむミング芁件 (曞き蟌み時のレディ、1぀のりェむト状態)
          3. 7.9.6.8.3 非同期 XREADY のタむミング芁件 (曞き蟌み時のレディ、1぀のりェむト状態)
        9. 7.9.6.9 XHOLD および XHOLDA のタむミング
          1. 7.9.6.9.1 XHOLD/ XHOLDA のタむミング芁件 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA のタむミング芁件 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 フラッシュ のタむミング
        1. 7.9.7.1 A および S 枩床仕様品のフラッシュ耐久性
        2. 7.9.7.2 Q 枩床仕様品のフラッシュ耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT でのフラッシュ・パラメヌタ
        4. 7.9.7.4 フラッシュ / OTP アクセス・タむミング
        5. 7.9.7.5 フラッシュ・デヌタ保持期間
    10. 7.10 オンチップ A/D コンバヌタ
      1. 7.10.1 ADC の電気的特性 (掚奚動䜜条件範囲内)
      2. 7.10.2 ADC パワヌアップ制埡ビットのタむミング
        1. 7.10.2.1 ADC パワヌアップ遅延
        2. 7.10.2.2 各皮 ADC 構成での暙準消費電流 (25MHz ADCCLK 時)
      3. 7.10.3 定矩
      4. 7.10.4 シヌケンシャル・サンプリング・モヌド (シングル・チャネル) (SMODE = 0)
        1. 7.10.4.1 シヌケンシャル・サンプリング・モヌドのタむミング
      5. 7.10.5 同時サンプリング・モヌド (デュアル・チャネル) (SMODE = 1)
        1. 7.10.5.1 同時サンプリング・モヌドのタむミング
      6. 7.10.6 詳现説明
    11. 7.11 F2833x デバむスず F2823x デバむス間の移行
  8. 8 è©³çŽ°èª¬æ˜Ž
    1. 8.1 抂芁
      1. 8.1.1  C28x CPU
      2. 8.1.2  メモリ・バス (ハヌバヌド・バス・アヌキテクチャ)
      3. 8.1.3  ペリフェラル・バス
      4. 8.1.4  リアルタむムの JTAG および分析
      5. 8.1.5  倖郚むンタヌフェむス (XINTF)
      6. 8.1.6  フラッシュ
      7. 8.1.7  M0、M1 SARAM
      8. 8.1.8  L0、L1、L2、L3、L4、 L5、L6、L7 SARAM
      9. 8.1.9  ブヌト ROM
        1. 8.1.9.1 ブヌトロヌダが䜿甚するペリフェラル・ピン
      10. 8.1.10 セキュリティ
      11. 8.1.11 ペリフェラル割り蟌み拡匵 (PIE) ブロック
      12. 8.1.12 倖郚割り蟌み (XINT1XINT7、XNMI)
      13. 8.1.13 発振噚および PLL
      14. 8.1.14 りォッチドッグ
      15. 8.1.15 ペリフェラル・クロック
      16. 8.1.16 䜎消費電力モヌド
      17. 8.1.17 ペリフェラル・フレヌム 0、1、2、3 (PFn)
      18. 8.1.18 汎甚入出力 (GPIO) マルチプレクサ
      19. 8.1.19 32 ビット CPU タむマ (0、1、2)
      20. 8.1.20 制埡ペリフェラル
      21. 8.1.21 シリアル・ポヌト・ペリフェラル
    2. 8.2 ペリフェラル
      1. 8.2.1  DMAの抂芁
      2. 8.2.2  32 ビット CPU タむマ 0、CPU タむマ 1、CPU タむマ 2
      3. 8.2.3  拡匵 PWM モゞュヌル
      4. 8.2.4  高分解胜 PWM (HRPWM)
      5. 8.2.5  拡匵 CAP モゞュヌル
      6. 8.2.6  拡匵 QEP モゞュヌル
      7. 8.2.7  A/D コンバヌタ (ADC) モゞュヌル
        1. 8.2.7.1 ADC を䜿甚しない堎合の ADC 接続
        2. 8.2.7.2 ADC レゞスタ
        3. 8.2.7.3 ADC 范正
      8. 8.2.8  マルチチャネル・バッファ付きシリアル・ポヌト (McBSP) モゞュヌル
      9. 8.2.9  拡匵コントロヌラ・゚リア・ネットワヌク (eCAN) モゞュヌル (eCAN-A および eCAN-B)
      10. 8.2.10 シリアル通信むンタヌフェむス (SCI) モゞュヌル (SCI-A、SCI-B、SCI-C)
      11. 8.2.11 シリアル・ペリフェラル・むンタヌフェむス (SPI) モゞュヌル (SPI-A)
      12. 8.2.12 I2C (Inter-Integrated Circuit)
      13. 8.2.13 GPIO マルチプレクサ
      14. 8.2.14 倖郚むンタヌフェむス (XINTF)
    3. 8.3 メモリ・マップ
    4. 8.4 レゞスタ・マップ
      1. 8.4.1 デバむス・゚ミュレヌション・レゞスタ
    5. 8.5 割り蟌み
      1. 8.5.1 倖郚割り蟌み
    6. 8.6 システム制埡
      1. 8.6.1 OSC および PLL ブロック
        1. 8.6.1.1 倖郚基準発振噚クロック・オプション
        2. 8.6.1.2 PLLベヌスのクロック・モゞュヌル
        3. 8.6.1.3 入力クロック喪倱
      2. 8.6.2 りォッチドッグ・ブロック
    7. 8.7 䜎消費電力モヌド・ブロック
  9. 9 ã‚¢ãƒ—リケヌション、実装、およびレむアりト
    1. 9.1 TI リファレンス・デザむン
  10. 10デバむスおよびドキュメントのサポヌト
    1. 10.1 䜿い始めず次の手順
    2. 10.2 デバむスおよび開発ツヌルの呜名芏則
    3. 10.3 ツヌルず゜フトりェア
    4. 10.4 ドキュメントのサポヌト
    5. 10.5 サポヌト・リ゜ヌス
    6. 10.6 商暙
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 Glossary
  11. 11メカニカル、パッケヌゞ、および泚文情報
    1. 11.1 パッケヌゞ再蚭蚈の詳现
    2. 11.2 パッケヌゞ情報

パッケヌゞ・オプション

デバむスごずのパッケヌゞ図は、PDF版デヌタシヌトをご参照ください。

メカニカル・デヌタパッケヌゞピン
  • PTP|176
サヌマルパッド・メカニカル・デヌタ
発泚情報

10.3 ツヌルず゜フトりェア

TI では、幅広い開発ツヌルを提䟛しおいたす。デバむスの性胜評䟡、コヌドの生成、゜リュヌションの開発のためのツヌルおよび゜フトりェアの䞀郚を以䞋に瀺したす。C2000™ リアルタむム制埡 MCU 甚に提䟛しおいるすべおのツヌルおよび゜フトりェアを参照するには、「TI の C2000™ リアルタむム・マむコンを䜿甚しお開発を開始できたす」ペヌゞをご芧ください。

蚭蚈キットず評䟡モゞュヌル

産業甚モヌタヌ制埡向け C2000 DesignDRIVE 開発キット
DesignDRIVE は、単䞀のハヌドりェアおよび゜フトりェア・プラットフォヌムで、倚くの産業甚ドラむブ、モヌタヌ制埡、サヌボ・トポロゞ甚の゜リュヌションを簡単に開発し、評䟡できたす。DesignDRIVE は、幅広い皮類のモヌタヌ、センシング技術、゚ンコヌダ芏栌、および通信ネットワヌクをサポヌトするずずもに、産業甚通信および機胜安党トポロゞに基づく開発甚に簡単に拡匵できるため、より包括的で統合されたドラむブ・システム・゜リュヌションを実珟できたす。DesignDRIVE は、TI の C2000 マむクロコントロヌラ (MCU) のリアルタむム制埡アヌキテクチャを基瀎ずしおおり、ロボット、コンピュヌタ数倀制埡機械 (CNC)、゚レベヌタ、郚品搬送、その他産業甚補造機噚に䜿甚される、産業甚むンバヌタやサヌボ・ドラむブの開発に最適です。

C2000 Delfino MCU F28379D LaunchPad™ 開発キット
LAUNCHXL-F28379D は、さたざたなプラグむン・ブヌスタパックず互換性のある TI MCU LaunchPad™ 開発キット・゚コシステムに属しおおり、TMS320F2837xD、TMS320F2837xS、TMS320F2807x の各補品に適した䜎コストの評䟡および開発ツヌルです (以䞋の「特長」セクションに蚘茉する掚奚 BoosterPack™ プラグむン・モゞュヌルず組み合わせお䜿甚するこずをお勧めしたす)。LaunchPad 開発キットの拡匵バヌゞョンであり、2 個のブヌスタパックずの接続をサポヌトしおいたす。LaunchPad 開発キットはアプリケヌション開発の際に、暙準化された䜿いやすいプラットフォヌムを提䟛したす。

TMS320F28335 怜蚌甚キット
C2000™ MCU 怜蚌甚キットは、C2000マむクロコントロヌラを䜿甚しおリアルタむムの閉ルヌプ制埡開発を行うための、堅牢なハヌドりェア・プロトタむプ䜜成プラットフォヌムです。このプラットフォヌムは、モヌタヌ制埡、デゞタル電源、゜ヌラヌ・むンバヌタ、デゞタル LED 照明、高粟床センシングなど、倚くのパワヌ・゚レクトロニクス・アプリケヌション甚の゜リュヌションをカスタマむズしお実蚌するための、優れたツヌルです。

゜フトりェア

産業甚ドラむブおよびモヌタヌ制埡甚 C2000 DesignDRIVE ゜フトりェア
DesignDRIVE プラットフォヌムは、゜フトりェア・゜リュヌションず DesignDRIVE 開発キットを組み合わせたものであり、これを利甚すれば、倚くの産業甚ドラむブずサヌボ・トポロゞに察応する゜リュヌションの開発ず評䟡が容易になりたす。DesignDRIVE は、幅広い皮類のモヌタヌ、センシング技術、䜍眮センサ、および通信ネットワヌクをサポヌトしおいたす。たた、評䟡ず開発をすぐに開始できるように、電流、速床、䜍眮ルヌプを含む、モヌタヌのベクトル制埡のための具䜓的なサンプルが付属しおいたす。DesignDRIVE は、TI の C2000™ マむクロコントロヌラ (MCU) のリアルタむム制埡アヌキテクチャを基瀎ずしおおり、ロボット、コンピュヌタ数倀制埡機械 (CNC)、゚レベヌタ、郚品搬送、その他産業甚補造機噚に䜿甚される、産業甚むンバヌタやサヌボ・ドラむブの開発に最適です。


C2000 MCU SafeTI-60730 ゜フトりェア・パッケヌゞには、TI の C2000™ リアルタむム制埡マむクロコントロヌラ (MCU) を䜿甚した機胜安党コンシュヌマ・アプリケヌションの蚭蚈の簡玠化および迅速化に圹立぀、UL 認蚌枈みコンポヌネントである SafeTI™ ゜フトりェア・パッケヌゞが含たれおいたす。この SafeTI ゜フトりェア・パッケヌゞに収録された゜フトりェアは、UL 1998:2008 Class 1 芏栌に関するレコグナむズド・コンポヌネントずしお UL 認蚌枈みであり、IEC 60730-1:2010 Class B 芏栌に準拠しおいたす。いずれの芏栌も家電補品、アヌク怜出、パワヌ・コンバヌタ、電動工具、電動自転車などの広範な甚途を察象ずしおいたす。SafeTI ゜フトりェア・パッケヌゞは、䞀郚の TI C2000 MCU で䜿甚でき、これらの MCU を䜿甚するアプリケヌションに組み蟌むこずにより、機胜安党芏栌に準拠するコンシュヌマ・デバむスの認蚌取埗に圹立ちたす。2぀の芏栌は類䌌しおいるため、IEC 60730 ゜フトりェア・ラむブラリ は、IEC 60335-1:2010 芏栌に準拠するコンシュヌマ・アプリケヌションの開発にも有甚です。

C2000™ MCU 甹 powerSUITE デゞタル電源゜フトりェア呚波数応答アナラむザ・ツヌル
この゜フトりェア呚波数応答アナラむザ (SFRA) は、C2000™ マむクロコントロヌラ甚の powerSUITE デゞタル電源蚭蚈゜フトりェア・ツヌルに含たれおいるツヌルの 1 ぀です。SFRA には゜フトりェア・ラむブラリが含たれおおり、開発者は自分のデゞタル電源コンバヌタの呚波数応答をすばやく枬定できたす。SFRA ラむブラリには、制埡ルヌプに呚波数を泚入しお、C2000 MCU のオンチップ A/D コンバヌタ (ADC) を䜿っおシステムの応答を枬定する゜フトりェア機胜が含たれおいたす。このプロセスにより、プラントの呚波数応答特性ず、閉ルヌプ・システムの開ルヌプ・ゲむン呚波数応答が埗られたす。ナヌザヌは、プラントの呚波数応答ず開ルヌプ・ゲむン呚波数応答を、PC ベヌスの GUI で確認できたす。すべおの呚波数応答デヌタは、CSV ファむルに゚クスポヌトされ、たたは、 Excel スプレッドシヌトぞの゚クスポヌトも遞択でき、Compensation Designer で補償ルヌプを蚭蚈するために䜿甚できたす。

C2000 MCU甹 C2000Ware
C2000™マむクロコントロヌラ甚の C2000Ware は、開発゜フトりェアおよびドキュメントの総合的なセットで、゜フトりェア開発時間を最小化できるよう蚭蚈されおいたす。C2000Ware には、デバむス固有のドラむバやラむブラリから、デバむス・ペリフェラルのサンプルたでが含たれおおり、補品の開発ず評䟡を開始するための堅牢な土台ずなりたす。

開発ツヌル

C2000 ギャング・プログラマ
C2000 ギャング・プログラマは、8 個たでの同䞀の C2000 デバむスを同時にプログラムできる C2000 デバむス・プログラマです。C2000 ギャング・プログラマは、暙準の RS-232 たたは USB 接続を䜿甚しおホスト PC に接続できるほか、柔軟なプログラミング・オプションにより、ナヌザヌがプロセスを完党にカスタマむズできたす。

C2000 マむクロコントロヌラ甚の Code Composer Studio™ (CCS) 統合開発環境 (IDE)
Code Composer Studio は、TI のマむクロコントロヌラおよび組み蟌みプロセッサ・ポヌトフォリオをサポヌトする統合開発環境 (IDE) です。Code Composer Studio は、組み蟌みアプリケヌションの開発およびデバッグに必芁な䞀連のツヌルで構成されおいたす。これには、最適化 C/C++ コンパむラ、゜ヌス・コヌド・゚ディタ、プロゞェクト・ビルド環境、デバッガ、プロファむラなど、倚数の機胜が含たれおいたす。この IDE は盎感的で、アプリケヌションの開発フロヌの各段階を、すべお同䞀のナヌザヌ・むンタヌフェむスで実行できたす。䜿い慣れたツヌルずむンタヌフェむスにより、ナヌザヌは埓来より迅速に䜜業を開始できたす。Code Composer Studio は、Eclipse ゜フトりェア・フレヌムワヌクの利点ず、TI の先進的な組み蟌みデバッグ機胜の利点を組み合わせお、組み蟌み補品の開発者向けの魅力的で機胜豊富な開発環境を実珟したす。

Uniflash スタンドアロン・フラッシュ・ツヌル
CCS Uniflash は、TI 補 MCU のオンチップ・フラッシュ・メモリをプログラムするために䜿甚される、スタンドアロンのツヌルです。

C2000 サヌド・パヌティヌ怜玢ツヌル TI は耇数の䌁業ず協力しお、TI の C2000 デバむスに察応する倚様な゜リュヌションずサヌビスを提䟛しおいたす。これらの䌁業は、C2000 デバむスを䜿甚した、量産ぞず至るお客様の開発工皋の迅速化に圹立ちたす。この怜玢ツヌルをダりンロヌドするず、サヌド・パヌティヌ各瀟の抂芁を手早く参照し、お客様のニヌズに適したサヌド・パヌティヌを芋぀けるこずができたす。

モデル

補品の蚭蚈および開発」ペヌゞでは、各皮のモデルをダりンロヌドできたす。これらのモデルには、I/O バッファ情報仕様 (IBIS) モデルや、バりンダリ・スキャン蚘述蚀語 (BSDL) モデルが含たれたす。利甚可胜なすべおのモデルを参照するには、各デバむスの「蚭蚈および開発」ペヌゞの「蚭蚈ツヌルずシミュレヌション」セクションをご芧ください。

トレヌニング

蚭蚈゚ンゞニアが C2000 マむクロコントロヌラの機胜および性胜を十分に掻甚できるように、TI は各皮のトレヌニング・リ゜ヌスを開発したした。オンラむン・トレヌニング資料や、ダりンロヌド可胜な実践的ワヌクショップを掻甚するこずで、C2000 マむクロコントロヌラ・ファミリの完党な動䜜の知識を簡単に習埗できたす。これらのトレヌニング資料は、習埗を容易にし、開発期間を短瞮し、補品を短期間で開発できるよう蚭蚈されおいたす。各皮トレヌニング資料の詳现に぀いおは、C2000™ リアルタむム制埡 MCU – サポヌトおよびトレヌニングのサむトを参照しおください。