JAJSI16H May   2008  – October 2021

PRODMIX  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Switching Characteristics
    8. 6.8 Timing Diagrams
    9. 6.9 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Input Voltage (VDD)
        1. 7.3.1.1 VDD Hysteresis
        2. 7.3.1.2 VDD Glitch Immunity
      2. 7.3.2 Implemented Window-Watchdog Settings
        1. 7.3.2.1 Timing Rules of Window-Watchdog
      3. 7.3.3 Watchdog Software Considerations
    4. 7.4 Device Functional Modes
  8. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Lower-Boundary Calculation
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Programming Window-Watchdog Using an External Capacitor
      3. 8.2.3 Application Curve
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Device Support
      1. 11.1.1 Device Nomenclature
    2. 11.2 Documentation Support
      1. 11.2.1 Related Documentation
    3. 11.3 Receiving Notification of Documentation Updates
    4. 11.4 サポート・リソース
    5. 11.5 Trademarks
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 Glossary
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS3813-Q1 監視回路は、主に DSP およびプロセッサ・ベースのシステムにおいて、回路の初期化とタイミングの監視を行います。

起動中に電源電圧 (VDD) が 1.1V よりも高くなると、RESET ピンがアサートされます。その後、監視回路は VDD を監視し、VDD がスレッショルド電圧 (VIT) よりも低く保たれている間、RESET ピンをアクティブに維持します。

内蔵のタイマは、システムが確実に正しくリセットするように、出力が非アクティブ状態 (HIGH) に戻るのを遅らせます。この遅延時間 (td = 25ms (標準値)) は、VDD がスレッショルド電圧 (VIT) を上回ったときにカウントを開始します。電源電圧がスレッショルド電圧 (VIT) を下回ると、出力は再びアクティブ (LOW) になります。外付け部品は不要です。このファミリの全デバイスには、内蔵分圧器で設定される固定検出スレッショルド電圧 (VIT) があります。

安全が要求されるアプリケーション向けに、TPS3813-Q1 ファミリのデバイスは、遅延とウィンドウ比率をプログラム可能なウィンドウ・ウォッチドッグを内蔵しています。ウォッチドッグのタイムアウトの上限は、WDT ピンを GND または VDD に接続するか、外付けコンデンサを使用することで設定できます。下限、すなわちウィンドウ比率は、WDR ピンを GND または VDD に接続することで設定されます。ウォッチドッグが正常に対応されなかった場合、 RESET ピンは、マイクロコントローラにリセットをアサートします。

この製品ファミリは、2.5V、3V、3.3V、5V 電源電圧用に設計されています。これらのデバイスは 6 ピンの SOT-23 パッケージで供給されます。これらのデバイスは、-40℃～125℃の温度範囲で動作が規定されています。

製品情報
部品番号パッケージ (1)本体サイズ (公称)
TPS3813K33-Q1SOT-23 (6)2.90mm × 1.60mm
TPS3813I50-Q1
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-C28894AE-EA1A-48BA-9988-4F17CE282557-low.gif代表的な動作回路